5秒后页面跳转
SMLDM-CMOS-71 PDF预览

SMLDM-CMOS-71

更新时间: 2024-02-12 06:06:28
品牌 Logo 应用领域
其他 - ETC 延迟线逻辑集成电路输入元件
页数 文件大小 规格书
2页 184K
描述
Tapped Delay Line

SMLDM-CMOS-71 技术参数

生命周期:Contact Manufacturer零件包装代码:SOIC
包装说明:SOL, SOP14,.3针数:8
Reach Compliance Code:unknownHTS代码:8542.39.00.01
风险等级:5.66Is Samacsys:N
其他特性:INPUT TO 1ST TAP DELAY = 15NS; BURNED-IN TO LEVEL B OF MIL-STD-883; MAX RISE TIME CAPTURED系列:CMOS/TTL
JESD-30 代码:R-XDSO-L8长度:12.7 mm
逻辑集成电路类型:ACTIVE DELAY LINE功能数量:1
抽头/阶步数:5端子数量:8
最高工作温度:85 °C最低工作温度:-40 °C
输出极性:TRUE封装主体材料:UNSPECIFIED
封装代码:SOL封装等效代码:SOP14,.3
封装形状:RECTANGULAR封装形式:SMALL OUTLINE
电源:5 V可编程延迟线:NO
Prop。Delay @ Nom-Sup:71 ns认证状态:Not Qualified
子类别:Delay Lines最大供电电压 (Vsup):5.5 V
最小供电电压 (Vsup):4.5 V标称供电电压 (Vsup):5 V
表面贴装:YES技术:CMOS
温度等级:INDUSTRIAL端子形式:L BEND
端子节距:2.54 mm端子位置:DUAL
总延迟标称(td):71 ns宽度:5.08 mm
Base Number Matches:1

SMLDM-CMOS-71 数据手册

 浏览型号SMLDM-CMOS-71的Datasheet PDF文件第2页 

与SMLDM-CMOS-71相关器件

型号 品牌 获取价格 描述 数据表
SMLDM-CMOS-75 ETC

获取价格

Tapped Delay Line
SMLDM-CMOS-80 ETC

获取价格

Tapped Delay Line
SMLDM-CMOS-85 ETC

获取价格

Tapped Delay Line
SMLDM-CMOS-90 ETC

获取价格

Tapped Delay Line
SMLDM-CMOS-95 ETC

获取价格

Tapped Delay Line
SMLDM-TTL-100 ETC

获取价格

Tapped Delay Line
SMLDM-TTL-175 ETC

获取价格

Tapped Delay Line
SMLDM-TTL-200 ETC

获取价格

Tapped Delay Line
SMLDM-TTL-25 ETC

获取价格

Tapped Delay Line
SMLDM-TTL-40 ETC

获取价格

Tapped Delay Line