Datasheet > PSMN038-100YL

PSMN038-100YL

更新时间： 2024-09-09 11:14:03

品牌	Logo	应用领域
安世 - NEXPERIA		开关脉冲晶体管
页数	文件大小	规格书
13页	746K
描述
N-channel 100 V 37.5 mΩ logic level MOSFET in LFPAK56Production

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

PSMN038-100YL 技术参数

是否Rohs认证：	符合	生命周期：	Active
包装说明：	SOP-8, LFPAK56-4	Reach Compliance Code：	not_compliant
ECCN代码：	EAR99	风险等级：	5.72
雪崩能效等级（Eas）：	45.1 mJ	外壳连接：	DRAIN
配置：	SINGLE WITH BUILT-IN DIODE	最小漏源击穿电压：	100 V
最大漏极电流 (ID)：	30 A	最大漏源导通电阻：	0.0375 Ω
FET 技术：	METAL-OXIDE SEMICONDUCTOR	JEDEC-95代码：	MO-235
JESD-30 代码：	R-PSSO-G4	JESD-609代码：	e3
湿度敏感等级：	1	元件数量：	1
端子数量：	4	工作模式：	ENHANCEMENT MODE
封装主体材料：	PLASTIC/EPOXY	封装形状：	RECTANGULAR
封装形式：	SMALL OUTLINE	峰值回流温度（摄氏度）：	260
极性/信道类型：	N-CHANNEL	最大脉冲漏极电流 (IDM)：	120 A
参考标准：	IEC-60134	表面贴装：	YES
端子面层：	Tin (Sn)	端子形式：	GULL WING
端子位置：	SINGLE	处于峰值回流温度下的最长时间：	30
晶体管应用：	SWITCHING	晶体管元件材料：	SILICON
Base Number Matches：	1

PSMN038-100YL 数据手册

PSMN038-100YL

N-channel 100 V 37.5 mΩ logic level MOSFET in LFPAK56

1 May 2013

Product data sheet

1. General description

Logic level gate drive N-channel enhancement mode Field-Effect Transistor (FET) in

LFPAK56 package. This product has been designed and qualified for use in a wide range

of industrial, communications and domestic equipment.

2. Features and benefits

High efficiency due to low switching and conduction losses

Suitable for logic level gate drive

LFPAK56 package is footprint compatible with other Power-SO8 types

Qualified to 175 °C

•

3. Applications

DC-to-DC converters

Load switch

TV power supplies

•

4. Quick reference data

Table 1.

Symbol

Quick reference data

Parameter

Conditions

Min

Typ

Max

100

Unit

V_DS

I_D

drain-source voltage

drain current

T_j≥ 25 °C; T_j≤ 175 °C

V_GS= 10 V; T_mb= 25 °C; Fig. 1

P_tot

total power dissipation T_mb= 25 °C; Fig. 2

94.9

Static characteristics

R_DSondrain-source on-state

resistance

V_GS= 10 V; I_D= 5 A; T_j= 175 °C;

Fig. 13; Fig. 12

103.5 mΩ

V_GS= 10 V; I_D= 5 A; T_j= 25 °C; Fig. 12

30.2

37.5

mΩ

Dynamic characteristics

Q_G(tot)total gate charge

V_GS= 5 V; I_D= 5 A; V_DS= 80 V;

T_j= 25 °C; Fig. 14; Fig. 15

21.6

8.3

Q_GD

gate-drain charge

V_GS= 10 V; I_D= 5 A; V_DS= 80 V;

T_j= 25 °C; Fig. 14; Fig. 15

12 3 4 5 6 7...13

中文翻译

下载PDF

与PSMN038-100YL相关器件

型号	品牌	获取价格	描述	数据表
PSMN038-100YLX	NXP	获取价格	N-channel 100 V 37.5 mΩ logic level MOSFET in
PSMN039-100YS	NXP	获取价格	N-channel LFPAK 100 V 39.5 mΩ standard level
PSMN039-100YS	NEXPERIA	获取价格	N-channel LFPAK 100 V 39.5 mΩ standard level
PSMN040-100MSE	NXP	获取价格	N-channel 100 V 36.6 m standard level MOSFET in LFPAK33 designed specifically for high pow
PSMN040-100MSE	NEXPERIA	获取价格	N-channel 100 V 36.6 mΩ standard level MOSFET
PSMN040-100MSEX	NXP	获取价格	PSMN040-100MSE - N-channel 100 V 36.6 mΩ stan
PSMN040-200W	NXP	获取价格	N-channel TrenchMOS transistor
PSMN040-200W,127	NXP	获取价格	PSMN040-200W - N-channel TrenchMOS SiliconMAX standard level FET@en-us TO-247 3-Pin
PSMN041-100MSE	NEXPERIA	获取价格	N-channel 100 V 42 mOhm standard level ASFET with enhanced SOA in LFPAK33 package. Designe
PSMN041-80YL	NXP	获取价格	25A, 80V, 0.041ohm, N-CHANNEL, Si, POWER, MOSFET, MO-235, PLASTIC, POWER, SOP-8, LFPAK56-4

与PSMN038-100YL相关文章

SL74HC10N：高性能三输入与非门解析
2024-09-03

56
AIC1781A 电池充电控制器深度解析
2024-09-03

48
Pickering新高压舌簧继电器亮相汽车测试博览会
2024-08-26

81
采用MCU+MPU双处理器架构实现的创新应用设计探索
2024-08-23

92

产品中心

服务支持

精选活动

关于我们

帮助中心

PSMN038-100YL

PSMN038-100YL 技术参数

PSMN038-100YL 数据手册

与PSMN038-100YL相关器件

与PSMN038-100YL相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

PSMN038-100YL

PSMN038-100YL 技术参数

PSMN038-100YL 数据手册

与PSMN038-100YL相关器件

与PSMN038-100YL相关文章

您还可以找

您在本页遇到什么问题？