Datasheet > 驱动程序和接口 > 线路驱动器或接收器> 74AUP1G07GM

74AUP1G07GM

更新时间： 2024-01-30 22:38:03

品牌	Logo	应用领域
恩智浦 - NXP		栅极逻辑集成电路光电二极管
页数	文件大小	规格书
16页	84K
描述
Low-power buffer with open-drain output

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

74AUP1G07GM 技术参数

Source Url Status Check Date：	2013-06-14 00:00:00	是否无铅：	不含铅
是否Rohs认证：	符合	生命周期：	Transferred
零件包装代码：	TSSOT	包装说明：	TSSOP, TSSOP5/6,.08
针数：	5	Reach Compliance Code：	compliant
ECCN代码：	EAR99	HTS代码：	8542.39.00.01
风险等级：	5.17	Is Samacsys：	N
系列：	AUP/ULP/V	JESD-30 代码：	R-PDSO-G5
JESD-609代码：	e3	长度：	2.05 mm
负载电容（CL）：	30 pF	逻辑集成电路类型：	BUFFER
最大I（ol）：	0.0017 A	湿度敏感等级：	1
功能数量：	1	输入次数：	1
端子数量：	5	最高工作温度：	125 °C
最低工作温度：	-40 °C	输出特性：	OPEN-DRAIN
封装主体材料：	PLASTIC/EPOXY	封装代码：	TSSOP
封装等效代码：	TSSOP5/6,.08	封装形状：	RECTANGULAR
封装形式：	SMALL OUTLINE, THIN PROFILE, SHRINK PITCH	峰值回流温度（摄氏度）：	260
电源：	1.2/3.3 V	Prop。Delay @ Nom-Sup：	13 ns
传播延迟（tpd）：	20.7 ns	认证状态：	Not Qualified
施密特触发器：	NO	座面最大高度：	1.1 mm
子类别：	Gates	最大供电电压 (Vsup)：	3.6 V
最小供电电压 (Vsup)：	0.8 V	标称供电电压 (Vsup)：	1.1 V
表面贴装：	YES	技术：	CMOS
温度等级：	AUTOMOTIVE	端子面层：	Tin (Sn)
端子形式：	GULL WING	端子节距：	0.65 mm
端子位置：	DUAL	处于峰值回流温度下的最长时间：	30
宽度：	1.25 mm	Base Number Matches：	1

74AUP1G07GM 数据手册

74AUP1G07

Low-power buffer with open-drain output

Rev. 02 — 14 June 2007

Product data sheet

1. General description

The 74AUP1G07 is a high-performance, low-power, low-voltage, Si-gate CMOS device,

superior to most advanced CMOS compatible TTL families.

Schmitt trigger action at all inputs makes the circuit tolerant to slower input rise and fall

times across the entire V_CCrange from 0.8 V to 3.6 V.

This device ensures a very low static and dynamic power consumption across the entire

V_CCrange from 0.8 V to 3.6 V.

This device is fully speciﬁed for partial Power-down applications using I_OFF

The I_OFFcircuitry disables the output, preventing the damaging backﬂow current through

the device when it is powered down.

The 74AUP1G07 provides the single non-inverting buffer with open-drain output. The

output of the device is an open drain and can be connected to other open-drain outputs to

implement active-LOW wired-OR or active-HIGH wired-AND functions.

2. Features

■ Wide supply voltage range from 0.8 V to 3.6 V

■ High noise immunity

■ Complies with JEDEC standards:

◆ JESD8-12 (0.8 V to 1.3 V)

◆ JESD8-11 (0.9 V to 1.65 V)

◆ JESD8-7 (1.2 V to 1.95 V)

◆ JESD8-5 (1.8 V to 2.7 V)

◆ JESD8-B (2.7 V to 3.6 V)

■ ESD protection:

◆ HBM JESD22-A114E Class 3A exceeds 5000 V

◆ MM JESD22-A115-A exceeds 200 V

◆ CDM JESD22-C101C exceeds 1000 V

■ Low static power consumption; I_CC= 0.9 µA (maximum)

■ Latch-up performance exceeds 100 mA per JESD 78 Class II

■ Inputs accept voltages up to 3.6 V

■ Low noise overshoot and undershoot < 10 % of V_CC

■ I_OFFcircuitry provides partial Power-down mode operation

■ Multiple package options

■ Speciﬁed from −40 °C to +85 °C and −40 °C to +125 °C

12 3 4 5 6 7...16

下载PDF

与74AUP1G07GM相关器件

型号	品牌	描述	获取价格	数据表
74AUP1G07GM-G	NXP	暂无描述	获取价格
74AUP1G07GM-H	NXP	IC AUP/ULP/V SERIES, 1-INPUT NON-INVERT GATE, PDSO6, 1 X 1.45 MM, 0.50 MM HEIGHT, PLASTIC,	获取价格
74AUP1G07GN	NXP	Low-power buffer with open-drain output	获取价格
74AUP1G07GN	NEXPERIA	Low-power buffer with open-drain outputProduction	获取价格
74AUP1G07GS	NXP	Low-power buffer with open-drain output	获取价格
74AUP1G07GS	NEXPERIA	Low-power buffer with open-drain outputProduction	获取价格

产品中心

服务支持

精选活动

关于我们

帮助中心

74AUP1G07GM

74AUP1G07GM 技术参数

74AUP1G07GM 数据手册

与74AUP1G07GM相关器件

与74AUP1G07GM相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

74AUP1G07GM

74AUP1G07GM 技术参数

74AUP1G07GM 数据手册

与74AUP1G07GM相关器件

与74AUP1G07GM相关文章

您还可以找

您在本页遇到什么问题？