5秒后页面跳转
PEEL20V8PL-7 PDF预览

PEEL20V8PL-7

更新时间: 2024-11-20 21:20:11
品牌 Logo 应用领域
ICT 时钟输入元件光电二极管可编程逻辑
页数 文件大小 规格书
10页 653K
描述
EE PLD, 7.5ns, PAL-Type, CMOS, PDIP24, 0.300 INCH, PLASTIC, DIP-24

PEEL20V8PL-7 技术参数

是否Rohs认证: 不符合生命周期:Obsolete
零件包装代码:DIP包装说明:DIP, DIP24,.3
针数:24Reach Compliance Code:unknown
HTS代码:8542.39.00.01风险等级:5.92
其他特性:8 MACROCELLS; 1 EXTERNAL CLOCK; SHARED INPUT/CLOCK架构:PAL-TYPE
最大时钟频率:83.3 MHzJESD-30 代码:R-PDIP-T24
JESD-609代码:e0长度:31.75 mm
专用输入次数:12I/O 线路数量:8
输入次数:20输出次数:8
产品条款数:64端子数量:24
最高工作温度:70 °C最低工作温度:
组织:12 DEDICATED INPUTS, 8 I/O输出函数:MACROCELL
封装主体材料:PLASTIC/EPOXY封装代码:DIP
封装等效代码:DIP24,.3封装形状:RECTANGULAR
封装形式:IN-LINE电源:5 V
可编程逻辑类型:EE PLD传播延迟:7.5 ns
认证状态:Not Qualified子类别:Programmable Logic Devices
最大供电电压:5.25 V最小供电电压:4.75 V
标称供电电压:5 V表面贴装:NO
技术:CMOS温度等级:COMMERCIAL
端子面层:Tin/Lead (Sn/Pb)端子形式:THROUGH-HOLE
端子节距:2.54 mm端子位置:DUAL
宽度:7.62 mmBase Number Matches:1

PEEL20V8PL-7 数据手册

 浏览型号PEEL20V8PL-7的Datasheet PDF文件第2页浏览型号PEEL20V8PL-7的Datasheet PDF文件第3页浏览型号PEEL20V8PL-7的Datasheet PDF文件第4页浏览型号PEEL20V8PL-7的Datasheet PDF文件第5页浏览型号PEEL20V8PL-7的Datasheet PDF文件第6页浏览型号PEEL20V8PL-7的Datasheet PDF文件第7页 

与PEEL20V8PL-7相关器件

型号 品牌 获取价格 描述 数据表
PEEL20V8PQ-15 ICT

获取价格

EE PLD, 15ns, PAL-Type, CMOS, PDIP24, 0.300 INCH, PLASTIC, DIP-24
PEEL20V8PQ-25 ICT

获取价格

EE PLD, 25ns, PAL-Type, CMOS, PDIP24, 0.300 INCH, PLASTIC, DIP-24
PEEL20V8SL-10 ICT

获取价格

EE PLD, 10ns, PAL-Type, CMOS, PDSO24, SOIC-24
PEEL20V8SL-15 ICT

获取价格

EE PLD, 15ns, PAL-Type, CMOS, PDSO24, SOIC-24
PEEL20V8SL-25 ICT

获取价格

EE PLD, 25ns, PAL-Type, CMOS, PDSO24, SOIC-24
PEEL20V8SL-7 ICT

获取价格

EE PLD, 7.5ns, PAL-Type, CMOS, PDSO24, SOIC-24
PEEL20V8SQ-15 ICT

获取价格

EE PLD, 15ns, PAL-Type, CMOS, PDSO24, SOIC-24
PEEL20V8SQ-25 ICT

获取价格

EE PLD, 25ns, PAL-Type, CMOS, PDSO24, SOIC-24
PEEL22CV10 ETC

获取价格

CMOS Programmable Electrically Erasable Logic Device
PEEL22CV10A ANACHIP

获取价格

CMOS Programmable Electrically Erasable Logic Device