Datasheet > PEEL16V8PL-7

PEEL16V8PL-7

更新时间： 2024-11-21 20:32:55

品牌	Logo	应用领域
ICT		时钟输入元件光电二极管可编程逻辑
页数	文件大小	规格书
10页	632K
描述
EE PLD, 7.5ns, PAL-Type, CMOS, PDIP20, 0.300 INCH, PLASTIC, DIP-20

阅读下载

中文翻译

获取价格

如果您发现信息不准确，欢迎纠错

PEEL16V8PL-7 技术参数

是否Rohs认证：	不符合	生命周期：	Obsolete
零件包装代码：	DIP	包装说明：	DIP, DIP20,.3
针数：	20	Reach Compliance Code：	unknown
HTS代码：	8542.39.00.01	风险等级：	5.92
Is Samacsys：	N	其他特性：	8 MACROCELLS; 1 EXTERNAL CLOCK; SHARED INPUT/CLOCK
架构：	PAL-TYPE	最大时钟频率：	83.3 MHz
JESD-30 代码：	R-PDIP-T20	JESD-609代码：	e0
长度：	26.162 mm	专用输入次数：	8
I/O 线路数量：	8	输入次数：	18
输出次数：	8	产品条款数：	64
端子数量：	20	最高工作温度：	70 °C
最低工作温度：		组织：	8 DEDICATED INPUTS, 8 I/O
输出函数：	MACROCELL	封装主体材料：	PLASTIC/EPOXY
封装代码：	DIP	封装等效代码：	DIP20,.3
封装形状：	RECTANGULAR	封装形式：	IN-LINE
电源：	5 V	可编程逻辑类型：	EE PLD
传播延迟：	7.5 ns	认证状态：	Not Qualified
子类别：	Programmable Logic Devices	最大供电电压：	5.25 V
最小供电电压：	4.75 V	标称供电电压：	5 V
表面贴装：	NO	技术：	CMOS
温度等级：	COMMERCIAL	端子面层：	Tin/Lead (Sn/Pb)
端子形式：	THROUGH-HOLE	端子节距：	2.54 mm
端子位置：	DUAL	宽度：	7.62 mm
Base Number Matches：	1

12 3 4 5 6 7...10

中文翻译

下载PDF

型号	品牌	获取价格	描述	数据表
PEEL16V8PQ15	ICT	获取价格	EE PLD, 15ns, PAL-Type, CMOS, PDIP20, 0.300 INCH, PLASTIC, DIP-20
PEEL16V8PQ-15	ETC	获取价格	Electrically-Erasable PLD
PEEL16V8PQ25	ICT	获取价格	EE PLD, 25ns, PAL-Type, CMOS, PDIP20, 0.300 INCH, PLASTIC, DIP-20
PEEL16V8PQ-25	ETC	获取价格	Electrically-Erasable PLD
PEEL16V8SL-10	ICT	获取价格	EE PLD, 10ns, PAL-Type, CMOS, PDSO20, SOIC-20
PEEL16V8SL-15	ICT	获取价格	EE PLD, 15ns, PAL-Type, CMOS, PDSO20, SOIC-20
PEEL16V8SL-25	ICT	获取价格	EE PLD, 25ns, PAL-Type, CMOS, PDSO20, SOIC-20
PEEL16V8SL5	ETC	获取价格	ASIC
PEEL16V8SL-5	ICT	获取价格	EE PLD, 5ns, CMOS, PDSO20, SOIC-20
PEEL16V8SL-7	ETC	获取价格	Electrically-Erasable PLD