Datasheet > PCK857DGG

PCK857DGG

更新时间： 2024-11-12 22:22:39

品牌	Logo	应用领域
恩智浦 - NXP		时钟驱动器动态存储器
页数	文件大小	规格书
8页	66K
描述
66-150MHz Phase Locked Loop Differential 1:10 SDRAM Clock Driver

阅读下载

中文翻译

获取价格

如果您发现信息不准确，欢迎纠错

PCK857DGG 技术参数

是否Rohs认证：	符合	生命周期：	Obsolete
零件包装代码：	TSSOP	包装说明：	TSSOP, TSSOP48,.3,20
针数：	48	Reach Compliance Code：	unknown
HTS代码：	8542.39.00.01	风险等级：	5.3
输入调节：	DIFFERENTIAL	JESD-30 代码：	R-PDSO-G48
长度：	12.5 mm	逻辑集成电路类型：	PLL BASED CLOCK DRIVER
功能数量：	1	反相输出次数：
端子数量：	48	实输出次数：	10
最高工作温度：	85 °C	最低工作温度：
输出特性：	3-STATE	封装主体材料：	PLASTIC/EPOXY
封装代码：	TSSOP	封装等效代码：	TSSOP48,.3,20
封装形状：	RECTANGULAR	封装形式：	SMALL OUTLINE, THIN PROFILE, SHRINK PITCH
峰值回流温度（摄氏度）：	NOT SPECIFIED	电源：	2.5,3.3 V
传播延迟（tpd）：	6 ns	认证状态：	Not Qualified
Same Edge Skew-Max（tskwd）：	0.1 ns	座面最大高度：	1.2 mm
子类别：	Clock Drivers	最大供电电压 (Vsup)：	2.7 V
最小供电电压 (Vsup)：	2.3 V	标称供电电压 (Vsup)：	2.5 V
表面贴装：	YES	温度等级：	OTHER
端子形式：	GULL WING	端子节距：	0.5 mm
端子位置：	DUAL	处于峰值回流温度下的最长时间：	NOT SPECIFIED
宽度：	6.1 mm	最小 fmax：	150 MHz
Base Number Matches：	1

INTEGRATED CIRCUITS

PCK857

66–150MHz Phase Locked Loop

Differential 1:10 SDRAM Clock Driver

Preliminary specification

1998 Dec 10

Philips

Semiconductors

12 3 4 5 6 7 8

中文翻译

下载PDF

型号	品牌	获取价格	描述	数据表
PCK857DGG,512	NXP	获取价格	暂无描述
PCK857DGG,518	NXP	获取价格	PCK857DGG
PCK857DGG-T	NXP	获取价格	IC PLL BASED CLOCK DRIVER, 10 TRUE OUTPUT(S), 0 INVERTED OUTPUT(S), PDSO48, 6.10 MM, PLAST
PCK940L	NXP	获取价格	Low voltage 1 : 18 clock distribution chip
PCK940LBD	NXP	获取价格	Low voltage 1 : 18 clock distribution chip
PCK942C	NXP	获取价格	Low voltage 1 : 18 clock distribution chip
PCK942CBD	NXP	获取价格	Low voltage 1 : 18 clock distribution chip
PCK942CBD,128	NXP	获取价格	PCK942CBD
PCK942CBD,157	NXP	获取价格	PCK942CBD
PCK942P	NXP	获取价格	Low voltage 1 : 18 clock distribution chip