Datasheet > P4C1256-55CWM

P4C1256-55CWM

更新时间： 2024-09-24 15:47:19

品牌	Logo	应用领域
PYRAMID		静态存储器内存集成电路
页数	文件大小	规格书
16页	1155K
描述
Standard SRAM, 32KX8, 55ns, CMOS, CDIP28, 0.600 INCH, CERAMIC, SIDE BRAZED, DIP-28

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

P4C1256-55CWM 技术参数

是否无铅：	含铅	是否Rohs认证：	不符合
生命周期：	Active	零件包装代码：	DIP
包装说明：	DIP,	针数：	28
Reach Compliance Code：	compliant	ECCN代码：	3A001.A.2.C
HTS代码：	8542.32.00.41	风险等级：	5.62
Is Samacsys：	N	最长访问时间：	55 ns
JESD-30 代码：	R-CDIP-T28	JESD-609代码：	e0
内存密度：	262144 bit	内存集成电路类型：	STANDARD SRAM
内存宽度：	8	功能数量：	1
端子数量：	28	字数：	32768 words
字数代码：	32000	工作模式：	ASYNCHRONOUS
最高工作温度：	125 °C	最低工作温度：	-55 °C
组织：	32KX8	封装主体材料：	CERAMIC, METAL-SEALED COFIRED
封装代码：	DIP	封装形状：	RECTANGULAR
封装形式：	IN-LINE	并行/串行：	PARALLEL
峰值回流温度（摄氏度）：	NOT SPECIFIED	认证状态：	Not Qualified
筛选级别：	MIL-STD-883	座面最大高度：	5.8928 mm
最大供电电压 (Vsup)：	5.5 V	最小供电电压 (Vsup)：	4.5 V
标称供电电压 (Vsup)：	5 V	表面贴装：	NO
技术：	CMOS	温度等级：	MILITARY
端子面层：	TIN LEAD	端子形式：	THROUGH-HOLE
端子节距：	2.54 mm	端子位置：	DUAL
处于峰值回流温度下的最长时间：	NOT SPECIFIED	宽度：	15.24 mm
Base Number Matches：	1

P4C1256-55CWM 数据手册

P4C1256

HIGH SPEED 32K x 8

STATIC CMOS RAM

FEATURES

High Speed (Equal Access and Cycle Times)

– 12/15/20/25/35 ns (Commercial)

– 15/20/25/35/45 ns (Industrial)

– 20/25/35/45/55/70 ns (Military)

Low Power

Single 5V±10% Power Supply

Easy Memory Expansion Using CE and OE Inputs

Common Data I/O

Fast t_OE

Automatic Power Down

Packages

– 28-Pin 300 mil DIP, SOJ, TSOP

– 28-Pin 300 mil Ceramic DIP

– 28-Pin 600 mil Plastic and Ceramic DIP

– 28-Pin CERPACK

– 28-Pin Solder Seal Flat Pack

– 28-Pin SOP

Three-State Outputs

Fully TTL Compatible Inputs and Outputs

ꢀ Advanced CMOS Technology

– 28-Pin LCC (350 mil x 550 mil)

– 32-Pin LCC (450 mil x 550 mil)

DESCRIPTIOꢀ

The P4C1256 is a 262,144-bit high-speed CMOS static

RAM organized as 32K x 8. The CMOS memory requires

no clocks or refreshing, and has equal access and cycle

times. InputsarefullyTTL-compatible. TheRAMoperates

from a single 5V±10% tolerance power supply.

with matching access and cycle times. Memory locations

are speciﬁed on address pinsA₀toA₁₄. Reading is accom-

plished by device selection (CE) and output enabling (OE)

while write enable (WE) remains HIGH. By presenting the

address under these conditions, the data in the addressed

memorylocationispresentedonthedatainput/outputpins.

The input/output pins stay in the HIGH Z state when either

CE or OE is HIGH or WE is LOW.

Access times as fast as 12 nanoseconds permit greatly

enhanced system operating speeds. CMOS is utilized to

reduce power consumption to a low level. The P4C1256

is a member of a family of PACE RAM™ products offering

fast access times.

PackageoptionsfortheP4C1256include28-pinDIP,SOJ,

and TSOP packages. For military temperature range,

Ceramic DIP and LCC packages are available.

The P4C1256 devices provides asynchronous operation

FUꢀCTIOꢀAL BLOCK DIAꢁRAM

PIꢀ COꢀFIꢁURATIOꢀS

DIP (P5, P6, C5, C5-1, D5-1, D5-2), SOJ (J5), SOP (S11-1, S11-3)

CERPACK (F4, FS-5) SIMILAR

LCC and TSOP conﬁgurations at end of datasheet

Document # SRAM119 REV I

Revised July 2010

12 3 4 5 6 7...16

中文翻译

下载PDF

与P4C1256-55CWM相关器件

型号	品牌	获取价格	描述	数据表
P4C1256-55CWMLF	PYRAMID	获取价格	Standard SRAM, 32KX8, 55ns, CMOS, CDIP28, 0.600 INCH, ROHS COMPLIANT, CERAMIC, SIDE BRAZED
P4C1256-55DC	PYRAMID	获取价格	Standard SRAM, 32KX8, 55ns, CMOS, CDIP28, 0.600 INCH, CERAMIC, DIP-28
P4C1256-55DCLF	PYRAMID	获取价格	Standard SRAM, 32KX8, 55ns, CMOS, CDIP28, 0.600 INCH, ROHS COMPLIANT, CERAMIC, DIP-28
P4C1256-55DILF	PYRAMID	获取价格	Standard SRAM, 32KX8, 55ns, CMOS, CDIP28, 0.600 INCH, ROHS COMPLIANT, CERAMIC, DIP-28
P4C1256-55DM	ETC	获取价格	HIGH SPEED 32K x 8 STATIC CMOS RAM
P4C1256-55DMB	PYRAMID	获取价格	Standard SRAM, 32KX8, 55ns, CMOS, CDIP28, 0.600 INCH, CERAMIC, DIP-28
P4C1256-55DMBLF	PYRAMID	获取价格	Standard SRAM, 32KX8, 55ns, CMOS, CDIP28, 0.600 INCH, ROHS COMPLIANT, CERAMIC, DIP-28
P4C1256-55DWC	PYRAMID	获取价格	Standard SRAM, 32KX8, 55ns, CMOS, CDIP28, 0.600 INCH, CERAMIC, DIP-28
P4C1256-55DWCLF	PYRAMID	获取价格	Standard SRAM, 32KX8, 55ns, CMOS, CDIP28, 0.600 INCH, ROHS COMPLIANT, CERAMIC, DIP-28
P4C1256-55DWI	PYRAMID	获取价格	Standard SRAM, 32KX8, 55ns, CMOS, CDIP28, 0.600 INCH, CERAMIC, DIP-28

与P4C1256-55CWM相关文章

SK海力士量产12层HBM3E，容量高达36GB
2024-09-27

4
意法半导体传感器驱动Sphere，开启沉浸式电影新时代
2024-09-27

8
摩尔斯微电子在美国约书亚树国家公园测试 Wi-Fi HaLow
2024-09-18

79
贸泽上架Tallysman TW5386智能GNSS天线
2024-09-18

71

产品中心

服务支持

精选活动

关于我们

帮助中心

P4C1256-55CWM

P4C1256-55CWM 技术参数

P4C1256-55CWM 数据手册

与P4C1256-55CWM相关器件

与P4C1256-55CWM相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

P4C1256-55CWM

P4C1256-55CWM 技术参数

P4C1256-55CWM 数据手册

与P4C1256-55CWM相关器件

与P4C1256-55CWM相关文章

您还可以找

您在本页遇到什么问题？