5秒后页面跳转
捷配首页

Datasheet > 逻辑 > 时钟驱动器> NB6L16DG
NB6L16DG PDF预览

NB6L16DG

更新时间： 2024-11-06 03:46:59
品牌 Logo 应用领域
安森美 - ONSEMI 驱动器转换器逻辑集成电路光电二极管时钟
页数 文件大小 规格书
12页 188K
描述
2.5V / 3.3V Multilevel Input to Differential LVPECL/LVNECL Clock or Data Receiver/ Driver/Translator Buffer

阅读下载

中文翻译

获取价格

NB6L16DG 技术参数

是否无铅： 不含铅生命周期：Lifetime Buy
零件包装代码：SOIC包装说明：SOP,
针数：8Reach Compliance Code：compliant
HTS代码：8542.39.00.01风险等级：8.1
其他特性：NECL MODE: VCC = 0V WITH VEE = -2.375V TO -3.465V系列：6L
输入调节：DIFFERENTIALJESD-30 代码：R-PDSO-G8
JESD-609代码：e3长度：4.9 mm
逻辑集成电路类型：LOW SKEW CLOCK DRIVER湿度敏感等级：1
功能数量：1反相输出次数：
端子数量：8实输出次数：1
最高工作温度：85 °C最低工作温度：-40 °C
封装主体材料：PLASTIC/EPOXY封装代码：SOP
封装形状：RECTANGULAR封装形式：SMALL OUTLINE
峰值回流温度（摄氏度）：260传播延迟（tpd）：0.18 ns
认证状态：Not QualifiedSame Edge Skew-Max（tskwd）：0.06 ns
座面最大高度：1.75 mm最大供电电压 (Vsup)：3.465 V
最小供电电压 (Vsup)：2.375 V标称供电电压 (Vsup)：2.5 V
表面贴装：YES技术：ECL
温度等级：INDUSTRIAL端子面层：Tin (Sn)
端子形式：GULL WING端子节距：1.27 mm
端子位置：DUAL处于峰值回流温度下的最长时间：40
宽度：3.9 mmBase Number Matches：1

NB6L16DG 数据手册

 浏览型号NB6L16DG的Datasheet PDF文件第2页浏览型号NB6L16DG的Datasheet PDF文件第3页浏览型号NB6L16DG的Datasheet PDF文件第4页浏览型号NB6L16DG的Datasheet PDF文件第5页浏览型号NB6L16DG的Datasheet PDF文件第6页浏览型号NB6L16DG的Datasheet PDF文件第7页 
NB6L16  
2.5V / 3.3V Multilevel Input to  
Differential LVPECL/LVNECL  
Clock or Data Receiver/  
Driver/Translator Buffer  
http://onsemi.com  
MARKING  
The NB6L16 is a high precision, low power ECL differential clock  
or data receiver/driver/translator buffer. The device is functionally  
equivalent to the EL16, EP16, LVEL16 and NBSG16 devices. With  
output transition times of 70 ps, it is ideally suited for high frequency,  
low power systems. The device is targeted for Backplane buffering,  
GbE clock/data distribution, Fibre Channel distribution and SONET  
clock/data distribution applications.  
Input accept LVNECL (Negative ECL), LVPECL (Positive ECL),  
LVTTL, LVCMOS, CML, or LVDS. Outputs are 800 mV  
ECL signals.  
DIAGRAMS*  
8
8
6L16  
1
ALYW  
G
SOIC−8  
D SUFFIX  
CASE 751  
1
The V pin, an internally generated voltage supply, is available to  
BB  
this device only. For single−ended input conditions, the unused  
8
8
differential input is connected to V as a switching reference voltage.  
BB  
1
6L16  
V
BB  
may also rebias AC coupled inputs. When used, decouple V  
BB  
ALYWG  
TSSOP−8  
DT SUFFIX  
CASE 948R  
and V via a 0.01 mF capacitor and limit current sourcing or sinking  
CC  
G
to 0.5 mA. When not used, V should be left open.  
BB  
1
Features  
A
L
Y
W
G
= Assembly Location  
= Wafer Lot  
= Year  
= Work Week  
= Pb−Free Package  
• Maximum Input Clock Frequency w 6 GHz Typical  
• Maximum Input Data Rate Frequency w 6 Gb/s Typical  
• Low 12 mA Typical Power Supply Current  
• 70 ps Typical Rise/Fall Times  
(Note: Microdot may be in either location)  
• 130 ps Input Propagation Delay  
*For additional marking information, refer to  
Application Note AND8002/D.  
• On−Chip Reference for ECL Single−Ended Input − V Output  
BB  
• PECL Mode Operating Range:  
V
CC  
= 2.375 V to 3.465 V with V = 0 V  
EE  
ORDERING INFORMATION  
See detailed ordering and shipping information in the package  
dimensions section on page 10 of this data sheet.  
• NECL Mode Operating Range:  
= 0 V with V = −2.375 V to −3.465 V  
V
CC  
EE  
• Open Input Default State  
• LVDS, LVPECL, LVNECL, LVCMOS, LVTTL and CML Input  
Compatible  
• Pb−Free Packages are Available  
©
Semiconductor Components Industries, LLC, 2007  
1
Publication Order Number:  
March, 2007 − Rev. 6  
NB6L16/D  
1234567...12

中文翻译

下载PDF

NB6L16DG 替代型号

型号 品牌 替代类型 描述 数据表
NB6L16DR2 ONSEMI

完全替代

 2.5V / 3.3V Multilevel Input to Differential LVPECL/LVNECL Clock or Data Receiver/ Driver/
NB6L16D ONSEMI

完全替代

 2.5V / 3.3V Multilevel Input to Differential LVPECL/LVNECL Clock or Data Receiver/ Driver/
NB6L16DR2G ONSEMI

类似代替

 2.5V / 3.3V Multilevel Input to Differential LVPECL/LVNECL Clock or Data Receiver/ Driver/

与NB6L16DG相关器件

型号 品牌 获取价格 描述 数据表
NB6L16DR2 ONSEMI

获取价格

 		2.5V / 3.3V Multilevel Input to Differential LVPECL/LVNECL Clock or Data Receiver/ Driver/
NB6L16DR2G ONSEMI

获取价格

 		2.5V / 3.3V Multilevel Input to Differential LVPECL/LVNECL Clock or Data Receiver/ Driver/
NB6L16DT ONSEMI

获取价格

 		2.5V / 3.3V Multilevel Input to Differential LVPECL/LVNECL Clock or Data Receiver/ Driver/
NB6L16DTG ONSEMI

获取价格

 		2.5V / 3.3V Multilevel Input to Differential LVPECL/LVNECL Clock or Data Receiver/ Driver/
NB6L16DTR2 ONSEMI

获取价格

 		2.5V / 3.3V Multilevel Input to Differential LVPECL/LVNECL Clock or Data Receiver/ Driver/
NB6L16DTR2G ONSEMI

获取价格

 		2.5V / 3.3V Multilevel Input to Differential LVPECL/LVNECL Clock or Data Receiver/ Driver/
NB6L239 ONSEMI

获取价格

 		2.5 V / 3.3 V Any Differential Clock IN to Di
NB6L239_06 ONSEMI

获取价格

 		2.5V / 3.3V Any Differential Clock IN to Differential LVPECL OUT /1/2/4/8, /2/4/8/16 Clock
NB6L239MN ONSEMI

获取价格

 		2.5 V / 3.3 V Any Differential Clock IN to Di
NB6L239MNG ONSEMI

获取价格

 		2.5V / 3.3V Any Differential Clock IN to Differential LVPECL OUT /1/2/4/8, /2/4/8/16 Clock

与NB6L16DG相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证