5秒后页面跳转
N74LV107PW-T PDF预览

N74LV107PW-T

更新时间: 2024-09-24 14:43:55
品牌 Logo 应用领域
恩智浦 - NXP 光电二极管输出元件逻辑集成电路触发器
页数 文件大小 规格书
12页 227K
描述
IC LV/LV-A/LVX/H SERIES, DUAL NEGATIVE EDGE TRIGGERED J-K FLIP-FLOP, COMPLEMENTARY OUTPUT, PDSO14, FF/Latch

N74LV107PW-T 技术参数

生命周期:Obsolete包装说明:TSSOP,
Reach Compliance Code:unknownHTS代码:8542.39.00.01
风险等级:5.84Is Samacsys:N
系列:LV/LV-A/LVX/HJESD-30 代码:R-PDSO-G14
长度:5 mm负载电容(CL):50 pF
逻辑集成电路类型:J-K FLIP-FLOP位数:2
功能数量:2端子数量:14
最高工作温度:125 °C最低工作温度:-40 °C
输出极性:COMPLEMENTARY封装主体材料:PLASTIC/EPOXY
封装代码:TSSOP封装形状:RECTANGULAR
封装形式:SMALL OUTLINE, THIN PROFILE, SHRINK PITCH传播延迟(tpd):33 ns
认证状态:Not Qualified座面最大高度:1.1 mm
最大供电电压 (Vsup):5.5 V最小供电电压 (Vsup):1 V
标称供电电压 (Vsup):3.3 V表面贴装:YES
技术:CMOS温度等级:AUTOMOTIVE
端子形式:GULL WING端子节距:0.65 mm
端子位置:DUAL触发器类型:NEGATIVE EDGE
宽度:4.4 mm最小 fmax:20 MHz
Base Number Matches:1

N74LV107PW-T 数据手册

 浏览型号N74LV107PW-T的Datasheet PDF文件第2页浏览型号N74LV107PW-T的Datasheet PDF文件第3页浏览型号N74LV107PW-T的Datasheet PDF文件第4页浏览型号N74LV107PW-T的Datasheet PDF文件第5页浏览型号N74LV107PW-T的Datasheet PDF文件第6页浏览型号N74LV107PW-T的Datasheet PDF文件第7页 

与N74LV107PW-T相关器件

型号 品牌 获取价格 描述 数据表
N74LV10D NXP

获取价格

IC LV/LV-A/LVX/H SERIES, TRIPLE 3-INPUT NAND GATE, PDSO14, Gate
N74LV10DB-T NXP

获取价格

IC LV/LV-A/LVX/H SERIES, TRIPLE 3-INPUT NAND GATE, PDSO14, Gate
N74LV10D-T NXP

获取价格

IC LV/LV-A/LVX/H SERIES, TRIPLE 3-INPUT NAND GATE, PDSO14, Gate
N74LV10N NXP

获取价格

IC LV/LV-A/LVX/H SERIES, TRIPLE 3-INPUT NAND GATE, PDIP14, Gate
N74LV10PW NXP

获取价格

IC LV/LV-A/LVX/H SERIES, TRIPLE 3-INPUT NAND GATE, PDSO14, Gate
N74LV10PWDH-T NXP

获取价格

IC LV/LV-A/LVX/H SERIES, TRIPLE 3-INPUT NAND GATE, PDSO14, Gate
N74LV10PW-T NXP

获取价格

IC LV/LV-A/LVX/H SERIES, TRIPLE 3-INPUT NAND GATE, PDSO14, Gate
N74LV11D NXP

获取价格

IC LV/LV-A/LVX/H SERIES, TRIPLE 3-INPUT AND GATE, PDSO14, Gate
N74LV11DB NXP

获取价格

IC LV/LV-A/LVX/H SERIES, TRIPLE 3-INPUT AND GATE, PDSO14, Gate
N74LV11DB-T NXP

获取价格

IC LV/LV-A/LVX/H SERIES, TRIPLE 3-INPUT AND GATE, PDSO14, Gate