Datasheet > MT9043AN

MT9043AN

更新时间： 2024-01-16 01:40:16

品牌	Logo	应用领域
加拿大卓联 - ZARLINK		光电二极管
页数	文件大小	规格书
29页	438K
描述
T1/E1 System Synchronizer

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

MT9043AN 技术参数

是否Rohs认证：	不符合	生命周期：	Obsolete
包装说明：	SSOP, SSOP48,.4	Reach Compliance Code：	compliant
HTS代码：	8542.39.00.01	风险等级：	5.7
JESD-30 代码：	R-PDSO-G48	JESD-609代码：	e0
长度：	15.88 mm	湿度敏感等级：	3
功能数量：	1	端子数量：	48
最高工作温度：	85 °C	最低工作温度：	-40 °C
封装主体材料：	PLASTIC/EPOXY	封装代码：	SSOP
封装等效代码：	SSOP48,.4	封装形状：	RECTANGULAR
封装形式：	SMALL OUTLINE, SHRINK PITCH	峰值回流温度（摄氏度）：	240
电源：	3.3 V	认证状态：	Not Qualified
座面最大高度：	2.79 mm	子类别：	Other Telecom ICs
最大压摆率：	0.05 mA	标称供电电压：	3.3 V
表面贴装：	YES	电信集成电路类型：	TELECOM CIRCUIT
温度等级：	INDUSTRIAL	端子面层：	TIN LEAD
端子形式：	GULL WING	端子节距：	0.635 mm
端子位置：	DUAL	处于峰值回流温度下的最长时间：	30
宽度：	7.49 mm	Base Number Matches：	1

MT9043AN 数据手册

MT9043

T1/E1 System Synchronizer

Data Sheet

November 2003

Features

•

Supports AT&T TR62411 and Bellcore GR-1244-

Ordering Information

CORE, Stratum 4 Enhanced and Stratum 4 timing

for DS1 interfaces

MT9043AN 48 pin SSOP

•

Supports ETSI ETS 300 011, TBR 4, TBR 12 and

TBR 13 timing for E1 interfaces

-40°C to +85°C

Selectable 19.44 MHz, 1.544MHz, 2.048MHz or

8kHz input reference signals

Description

Provides C1.5, C2, C4, C6, C8, C16, and C19

(STS-3/OC3 clock divided by 8) output clock

signals

The MT9043 T1/E1 System Synchronizer contains a

digital phase-locked loop (DPLL), which provides timing

and synchronization signals for multitrunk T1 and E1

primary rate transmission links.

•

Provides 5 different styles of 8 KHz framing

pulses

•

Attenuates wander from 1.9Hz

Fast lock mode

The MT9043 generates ST-BUS clock and framing

signals that are phase locked to either a 19.44 MHz,

2.048MHz, 1.544MHz, or 8kHz input reference.

Provides Time Interval Error (TIE) correction

Accepts reference inputs from two independent

sources

The MT9043 is compliant with AT&T TR62411 and

Bellcore GR-1244-CORE, Stratum 4 Enhanced, and

Stratum 4; and ETSI ETS 300 011. It will meet the

jitter/wander tolerance, jitter transfer, intrinsic jitter,

frequency accuracy, capture range, phase change

slope, and MTIE requirements for these specifications.

•

JTAG Boundary Scan

Applications

•

Synchronization and timing control for multitrunk

T1,E1 and STS-3/OC3 systems

•

ST-BUS clock and frame pulse sources

TCLR

OSCi

OSCo

LOCK

VDD

VSS

Virtual

Reference

Master Clock

C19o

C1.5o

C2o

C4o

C6o

C8o

C16o

F0o

F8o

F16o

RSP

TIE

Corrector

Circuit

TCK

DPLL

TDI

TMS

TRST

TDO

IEEE

1149.1a

Output

Interface

Circuit

State

Select

Selected

Reference

Select

PRI

SEC

Input

Impairment

Monitor

MUX

TIE

Corrector

Enable

State

Select

TSP

Reference

Select

Frequency

Select

MUX

RSEL

Control State Machine

Feedback

FLOCK

FS1

FS2

RST

Figure 1 - Functional Block Diagram

Zarlink Semiconductor US Patent No. 5,602,884, UK Patent No. 0772912,

France Brevete S.G.D.G. 0772912; Germany DBP No. 69502724.7-08

Zarlink Semiconductor Inc.

Zarlink, ZL and the Zarlink Semiconductor logo are trademarks of Zarlink Semiconductor Inc.

12 3 4 5 6 7...29

下载PDF

与MT9043AN相关器件

型号	品牌	描述	获取价格	数据表
MT9043AN1	MICROSEMI	Telecom Circuit, 1-Func, PDSO48, 0.300 INCH, LEAD FREE, MO-118AA, SSOP-48	获取价格
MT9043AN48PINSSOP	ZARLINK	T1/E1 System Synchronizer	获取价格
MT9043ANR	MICROSEMI	Telecom IC, PDSO48	获取价格
MT9043ANR	ZARLINK	Telecom Circuit, 1-Func, PDSO48, 0.300 INCH, MO-118AA, SSOP-48	获取价格
MT9043ANR1	MICROSEMI	Telecom Circuit, 1-Func, PDSO48, 0.300 INCH, LEAD FREE, MO-118AA, SSOP-48	获取价格
MT9043ANR1	ZARLINK	Telecom Circuit, 1-Func, PDSO48, 0.300 INCH, LEAD FREE, MO-118AA, SSOP-48	获取价格

与MT9043AN相关文章

深入解析CS8416引脚说明、参数、技术特点
2024-06-03

1
TPA3116D2功放芯片参数详解、引脚说明
2024-06-03

2
移位寄存器74HC165引脚说明、驱动程序示例解读
2024-06-03

2
深入解析AD9833：DDS频率合成器的卓越性能与广泛应用
2024-06-03

2

产品中心

服务支持

精选活动

关于我们

帮助中心

MT9043AN

MT9043AN 技术参数

MT9043AN 数据手册

与MT9043AN相关器件

与MT9043AN相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

MT9043AN

MT9043AN 技术参数

MT9043AN 数据手册

与MT9043AN相关器件

与MT9043AN相关文章

您还可以找

您在本页遇到什么问题？