5秒后页面跳转
捷配首页

Datasheet > MT46V128M4TG-75
MT46V128M4TG-75 PDF预览

MT46V128M4TG-75

更新时间： 2024-09-15 22:15:31
品牌 Logo 应用领域
镁光 - MICRON 内存集成电路光电二极管动态存储器双倍数据速率时钟
页数 文件大小 规格书
68页 2546K
描述
DOUBLE DATA RATE DDR SDRAM

阅读下载

中文翻译

获取价格

MT46V128M4TG-75 技术参数

是否Rohs认证： 不符合生命周期：Obsolete
零件包装代码：TSOP包装说明：TSSOP, TSSOP66,.46
针数：66Reach Compliance Code：not_compliant
ECCN代码：EAR99HTS代码：8542.32.00.28
风险等级：5.32Is Samacsys：N
访问模式：FOUR BANK PAGE BURST最长访问时间：0.75 ns
其他特性：AUTO/SELF REFRESH最大时钟频率 (fCLK)：133 MHz
I/O 类型：COMMON交错的突发长度：2,4,8
JESD-30 代码：R-PDSO-G66JESD-609代码：e0
长度：22.22 mm内存密度：536870912 bit
内存集成电路类型：DDR DRAM内存宽度：4
功能数量：1端口数量：1
端子数量：66字数：134217728 words
字数代码：128000000工作模式：SYNCHRONOUS
最高工作温度：70 °C最低工作温度：
组织：128MX4输出特性：3-STATE
封装主体材料：PLASTIC/EPOXY封装代码：TSSOP
封装等效代码：TSSOP66,.46封装形状：RECTANGULAR
封装形式：SMALL OUTLINE, THIN PROFILE, SHRINK PITCH峰值回流温度（摄氏度）：235
电源：2.5 V认证状态：Not Qualified
刷新周期：8192座面最大高度：1.2 mm
自我刷新：YES连续突发长度：2,4,8
最大待机电流：0.005 A子类别：DRAMs
最大供电电压 (Vsup)：2.7 V最小供电电压 (Vsup)：2.3 V
标称供电电压 (Vsup)：2.5 V表面贴装：YES
技术：CMOS温度等级：COMMERCIAL
端子面层：Tin/Lead (Sn/Pb)端子形式：GULL WING
端子节距：0.65 mm端子位置：DUAL
处于峰值回流温度下的最长时间：30宽度：10.16 mm
Base Number Matches：1

MT46V128M4TG-75 数据手册

 浏览型号MT46V128M4TG-75的Datasheet PDF文件第2页浏览型号MT46V128M4TG-75的Datasheet PDF文件第3页浏览型号MT46V128M4TG-75的Datasheet PDF文件第4页浏览型号MT46V128M4TG-75的Datasheet PDF文件第5页浏览型号MT46V128M4TG-75的Datasheet PDF文件第6页浏览型号MT46V128M4TG-75的Datasheet PDF文件第7页 
ADVANCE‡  
512Mb: x4, x8, x16  
DDR SDRAM  
MT46V128M4 –32 Meg x 4 x 4 banks  
MT46V64M8 – 16 Meg x 8 x4 banks  
MT46V32M16 – 8 Meg x 16 x 4 banks  
DOUBLE DATA RATE  
(DDR) SDRAM  
For the latest data sheet revisions, please refer to the Micron  
Website:www.micron.com/datasheets  
FEATURES  
• VDD = +2.5V ±±.2Vꢀ VDDQ = +2.5V ±±.2V  
• Bidirectional data strobe (DQS) transmitted/  
received with dataꢀ i.e.ꢀ source-synchronous data  
capture (x16 has two – one per byte)  
PINASSIGNMENT(TOPVIEW)  
66-PinTSOP  
x8  
x4  
x4  
x8  
x16  
x16  
• Internalꢀ pipelined double-data-rate (DDR)  
architecture; two data accesses per clock cycle  
• Differential clock inputs (CK and CK#)  
• Commands entered on each positive CK edge  
• DQS edge-aligned with data for READs; center-  
aligned with data for WRITEs  
• DLL to align DQ and DQS transitions with CK  
• Four internal banks for concurrent operation  
• Data mask (DM) for masking write data (x16 has  
two – one per byte)  
• Programmable burst lengths: 2ꢀ 4ꢀ or 8  
• x16 has programmable IOL/IOV.  
• Concurrent auto precharge option is supported  
• Auto Refresh and Self Refresh Modes  
• Longer lead TSOP for improved reliability (OCPL)  
• 2.5V I/O (SSTL_2 compatible)  
V
NC  
DD  
DD  
V
DQ7  
V
NC  
DQ6  
V
NC  
DQ5  
V
NC  
DQ4  
V
NC  
NC  
V
DQS  
DNU  
V
V
DM  
CK#  
CK  
CKE  
NC  
SS  
VSS  
V
DQ0  
DD  
DD  
V
DQ0  
DD  
DD  
1
2
3
4
5
6
7
8
66  
65  
64  
63  
62  
61  
60  
59  
58  
57  
56  
55  
54  
53  
52  
51  
50  
49  
48  
47  
46  
45  
44  
43  
42  
41  
40  
39  
38  
37  
36  
35  
34  
VSS  
DQ15  
VSSQ  
DQ14  
DQ13  
VDDQ  
DQ12  
DQ11  
VSSQ  
DQ10  
DQ9  
VDDQ  
DQ8  
NC  
VSSQ  
UDQS  
DNU  
NC  
VSSQ  
NC  
DQ3  
VDDQ  
NC  
NC  
VSSQ  
NC  
DQ2  
VDDQ  
NC  
NC  
VSSQ  
DQS  
DNU  
V
Q
SS  
Q
V
Q
V
Q
NC  
DQ0  
NC  
DQ1  
DQ1  
DQ2  
VssQ  
DQ3  
DQ4  
V
SS  
Q
DD  
Q
VSS  
Q
NC  
NC  
NC  
DQ2  
V
DD  
Q
SS  
Q
V
DD  
Q
V
DD  
Q
9
NC  
DQ1  
NC  
DQ3  
DQ5  
DQ6  
VssQ  
DQ7  
NC  
10  
11  
12  
13  
14  
15  
16  
17  
18  
19  
20  
21  
22  
23  
24  
25  
26  
27  
28  
29  
30  
31  
32  
33  
V
SS  
Q
DD  
Q
V
SS  
Q
NC  
NC  
NC  
NC  
V
DD  
Q
NC  
NC  
SS  
Q
V
DD  
Q
V
DD  
Q
NC LDQS  
NC NC  
V
DD  
REF  
V
V
REF  
VDD  
V
DD  
DNU  
LDM  
WE#  
CAS#  
RAS#  
CS#  
V
V
REF  
DNU  
NC  
WE#  
CAS#  
RAS#  
CS#  
SS  
SS  
DNU  
NC  
WE#  
CAS#  
RAS#  
CS#  
NC  
BA0  
BA1  
SS  
DM  
CK#  
CK  
CKE  
NC  
A12  
A11  
A9  
A8  
A7  
A6  
A5  
UDM  
CK#  
CK  
CKE  
NC  
A12  
A11  
A9  
A8  
A7  
A6  
A5  
NC  
A12  
A11  
A9  
A8  
A7  
A6  
A5  
A4  
V
NC  
BA0  
BA1  
BA0  
BA1  
A10/AP  
A0  
OPTIONS  
• Configuration  
MARKING  
A10/AP A10/AP  
A0  
A1  
A2  
A3  
A0  
A1  
A2  
A3  
A1  
A2  
A3  
128 Meg x 4 (32 Meg x 4 x 4 banks)  
128M4  
64M8  
32M16  
64 Meg x 8  
(16 Meg x 8 x 4 banks)  
(8 Meg x 16 x 4 banks)  
A4  
VSS  
A4  
VSS  
VDD  
SS  
VDD  
V
DD  
32 Meg x 16  
• Plastic Package – OCPL  
66-pin TSOP (standard 22.3mm length) TG  
(4±± mil widthꢀ ±.65mm pin pitch)  
• Timing – Cycle Time  
128 Meg x 4  
64 Meg x 8  
32 Meg x 16  
Configuration  
RefreshCount  
32 Meg x 4 x 4 banks  
8K  
16Megx8x4banks 8Megx16x4banks  
8K  
8K  
7.5ns @ CL = 2 (DDR266B)1  
7.5ns @ CL = 2.5 (DDR266B)2  
1±ns @ CL = 2 (DDR2±±)2  
• Self Refresh  
-75Z  
-75  
-8  
RowAddressing  
BankAddressing  
ColumnAddressing  
8K(A0–A12)  
8K(A0–A12)  
4(BA0,BA1)  
2K(A0–A9, A11)  
8K(A0–A12)  
4(BA0,BA1)  
1K(A0–A9)  
4(BA0,BA1)  
4K(A0–A9,A11,A12)  
Standard  
Low Power  
none  
L
KEYTIMINGPARAMETERS  
NOTE: 1. Supports PC2100 modules with 2-3-3 timing  
2. Supports PC2100 modules with 2.5-3-3 timing  
3. Supports PC1600 modules with 2-2-2 timing  
SPEED  
CLOCK RATE  
DATA-OUT ACCESS  
WINDOW* WINDOW  
DQS-DQ  
SKEW  
GRADE  
CL = 2**  
CL = 2.5**  
-75  
-75  
-8  
133MHz  
100MHz  
100MHz  
133MHz  
133MHz  
125MHz  
2.5ns  
2.5ns  
3.4ns  
0.75ns +0.5ns  
0.75ns +0.5ns  
0.8ns  
+0.6ns  
*Minimum clock rate @ CL = 2 (-8) and CL = 2.5 (-75)  
**CL = CAS (Read) Latency  
512Mb: x4, x8, x16 DDR SDRAM  
512Mx4x8x16DDR_B.p65 – Rev. B; Pub 4/01  
Micron Technology, Inc., reserves the right to change products or specifications without notice.  
©2001,MicronTechnology,Inc.  
1
‡ PRODUCTS AND SPECIFICATIONS DISCUSSED HEREIN ARE FOR EVALUATION AND REFERENCE PURPOSES ONLY AND ARE  
SUBJECT TO CHANGE BY MICRON WITHOUT NOTICE. PRODUCTS ARE ONLY WARRANTED BY MICRON TO MEET MICRON’S  
PRODUCTIONDATASHEETSPECIFICATIONS.  
1234567...68

中文翻译

下载PDF

与MT46V128M4TG-75相关器件

型号 品牌 获取价格 描述 数据表
MT46V128M4TG-75L MICRON

获取价格

 		DOUBLE DATA RATE DDR SDRAM
MT46V128M4TG-75Z MICRON

获取价格

 		DOUBLE DATA RATE DDR SDRAM
MT46V128M4TG-75ZL MICRON

获取价格

 		DOUBLE DATA RATE DDR SDRAM
MT46V128M4TG-8 MICRON

获取价格

 		DOUBLE DATA RATE DDR SDRAM
MT46V128M4TG-8L MICRON

获取价格

 		DOUBLE DATA RATE DDR SDRAM
MT46V128M8 MICRON

获取价格

 		DOUBLE DATA RATE (DDR) SDRAM
MT46V16M16 MICRON

获取价格

 		DOUBLE DATA RATE DDR SDRAM
MT46V16M16CV-6ITK MICRON

获取价格

 		256Mb: x4, x8, x16 DDR SDRAM Features
MT46V16M16FJ-6 MICRON

获取价格

 		DOUBLE DATA RATE DDR SDRAM
MT46V16M16FJ-6T MICRON

获取价格

 		DOUBLE DATA RATE DDR SDRAM

与MT46V128M4TG-75相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证