Datasheet > MK74CG117FLF

MK74CG117FLF

更新时间： 2024-01-22 19:23:36

品牌	Logo	应用领域
艾迪悌 - IDT		时钟光电二极管外围集成电路晶体
页数	文件大小	规格书
5页	69K
描述
Clock Generator, 100MHz, CMOS, PDSO48, SSOP-48

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

MK74CG117FLF 技术参数

是否无铅：	不含铅	是否Rohs认证：	符合
生命周期：	Active	零件包装代码：	SSOP
包装说明：	SSOP,	针数：	48
Reach Compliance Code：	compliant	ECCN代码：	EAR99
HTS代码：	8542.39.00.01	风险等级：	5.2
JESD-30 代码：	R-PDSO-G48	JESD-609代码：	e3
长度：	15.875 mm	端子数量：	48
最高工作温度：	70 °C	最低工作温度：
最大输出时钟频率：	100 MHz	封装主体材料：	PLASTIC/EPOXY
封装代码：	SSOP	封装形状：	RECTANGULAR
封装形式：	SMALL OUTLINE, SHRINK PITCH	峰值回流温度（摄氏度）：	260
主时钟/晶体标称频率：	20 MHz	认证状态：	Not Qualified
座面最大高度：	2.794 mm	最大供电电压：	3.47 V
最小供电电压：	3.14 V	标称供电电压：	3.3 V
表面贴装：	YES	技术：	CMOS
温度等级：	COMMERCIAL	端子面层：	MATTE TIN
端子形式：	GULL WING	端子节距：	0.635 mm
端子位置：	DUAL	处于峰值回流温度下的最长时间：	30
宽度：	7.506 mm	uPs/uCs/外围集成电路类型：	CLOCK GENERATOR, OTHER
Base Number Matches：	1

MK74CG117FLF 数据手册

MK74CG117

16 Output Low Skew Clock Generator

Description

Features

The MK74CG117 is a monolithic CMOS high speed,

low-skew clock driver that includes an on-chip PLL.

Ideal for communications and other systems that

require a large number of high-speed clocks, the

unique combination of PLL and 16 low-skew outputs

can eliminate oscillators and low skew buffers from

systems.

• 48 pin SSOP (300 mil) package

• On-chip PLL generates output clocks up to

100 MHz from a simple crystal or clock input

• 16 low skew outputs

• Output skew less than 250 ps on rising edges

• Ability to configure as

The device has a number of built in multipliers, making

it possible to run from one inexpensive, low frequency

crystal, and produce high frequency clock outputs.

Another selection allows the chip to run as a divider,

dividing the input clock by two (or 4 using the mode

select).

- 16 clocks at full frequency

- 12 at full and 4 at half frequency

- 8 at full and 8 at half frequency

• Tri-state mode for Output Enable function

• 3.3 V±5% supply voltage

• Industrial temperature version available

The device also has a buffered reference output,

allowing multiple devices to be easily driven from one

clock source.

VDD

GND

Block Diagram

S2:0

M1:0

Output

Clock 1

Buffer

Clock

Synthesis

and Mode

Select

Output

Clock 2

Buffer

Circuitry

Crystal or clock

Output

Clock 16

Buffer

input

X1/ICLK

Crystal

Oscillator

Output

REF

Buffer

MDS 74CG117 D

Revision 041502

Integrated Circuit Systems • 525 Race Street. • San Jose • CA•95126 • (408)295-9800tel • www.icst.com

12 3 4 5

中文翻译

下载PDF

与MK74CG117FLF相关器件

型号	品牌	获取价格	描述	数据表
MK74CG117FLFT	IDT	获取价格	Clock Generator, 100MHz, CMOS, PDSO48, SSOP-48
MK74CG117FT	IDT	获取价格	Clock Generator, 100MHz, CMOS, PDSO48, SSOP-48
MK74ZD133	ICSI	获取价格	PLL and 32-Output Clock Driver
MK74ZD133F	ICSI	获取价格	PLL and 32-Output Clock Driver
MK74ZD133FLF	IDT	获取价格	PLL Based Clock Driver, ZD Series, 32 True Output(s), 0 Inverted Output(s), CMOS, PDSO56,
MK74ZD133FLFT	IDT	获取价格	PLL Based Clock Driver, ZD Series, 32 True Output(s), 0 Inverted Output(s), CMOS, PDSO56,
MK74ZD133FT	ICSI	获取价格	PLL and 32-Output Clock Driver
MK74ZD133Y	ICSI	获取价格	PLL and 32-Output Clock Driver
MK74ZD133YLF	IDT	获取价格	PLL Based Clock Driver, ZD Series, 32 True Output(s), 0 Inverted Output(s), CMOS, PQFP64,
MK74ZD133YLFT	IDT	获取价格	PLL Based Clock Driver, ZD Series, 32 True Output(s), 0 Inverted Output(s), CMOS, PQFP64,

与MK74CG117FLF相关文章

BSS138LT3G：一款高效能N沟道MOSFET的全面解析
2024-07-04

12
解读EGP10B二极管资料手册：产品特性、参数分析
2024-07-04

11
RT9164AGG手册资料详解：引脚信息、设计指南
2024-07-04

13
2SA1037KPT资料详解：产品特性、电气参数、设计指南
2024-07-04

16

产品中心

服务支持

精选活动

关于我们

帮助中心

MK74CG117FLF

MK74CG117FLF 技术参数

MK74CG117FLF 数据手册

与MK74CG117FLF相关器件

与MK74CG117FLF相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

MK74CG117FLF

MK74CG117FLF 技术参数

MK74CG117FLF 数据手册

与MK74CG117FLF相关器件

与MK74CG117FLF相关文章

您还可以找

您在本页遇到什么问题？