Datasheet > MK3720S

MK3720S

更新时间： 2024-01-15 06:08:18

品牌	Logo	应用领域
矽成 - ICSI		石英晶振压控振荡器
页数	文件大小	规格书
4页	60K
描述
27 MHz and 54 MHz 3.3 Volt VCXO

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

MK3720S 技术参数

是否无铅：	不含铅	是否Rohs认证：	符合
生命周期：	Obsolete	零件包装代码：	SOIC
包装说明：	0.150 INCH, SOIC-8	针数：	8
Reach Compliance Code：	compliant	ECCN代码：	EAR99
HTS代码：	8542.39.00.01	风险等级：	5.77
JESD-30 代码：	R-PDSO-G8	JESD-609代码：	e3
长度：	4.9 mm	端子数量：	8
最高工作温度：	70 °C	最低工作温度：
最大输出时钟频率：	54 MHz	封装主体材料：	PLASTIC/EPOXY
封装代码：	SOP	封装形状：	RECTANGULAR
封装形式：	SMALL OUTLINE	峰值回流温度（摄氏度）：	NOT SPECIFIED
主时钟/晶体标称频率：	13.5 MHz	认证状态：	Not Qualified
座面最大高度：	1.75 mm	最大供电电压：	3.45 V
最小供电电压：	3.15 V	标称供电电压：	3.3 V
表面贴装：	YES	技术：	CMOS
温度等级：	COMMERCIAL	端子面层：	MATTE TIN
端子形式：	GULL WING	端子节距：	1.27 mm
端子位置：	DUAL	处于峰值回流温度下的最长时间：	NOT SPECIFIED
宽度：	3.9 mm	uPs/uCs/外围集成电路类型：	CLOCK GENERATOR, OTHER
Base Number Matches：	1

MK3720S 数据手册

MK3720

27 MHz and 54 MHz 3.3 Volt VCXO

Features

Description

The MK3720 is a low cost, low jitter, high

• Packaged in 8 pin SOIC

performance 3.3 Volt VCXO and PLL clock

synthesizer designed to replace expensive 13.5, 27,

or 54MHz VCXOs. The patented on-chip

Voltage Controlled Crystal Oscillator accepts a

0 to 3.3 V input voltage to cause the output clocks

to vary by ±100 ppm. Using our patented VCXO

and analog/digital Phase-Locked Loop (PLL)

techniques, the device uses an inexpensive external

13.5 MHz pullable crystal input to produce output

clocks of 13.5 MHz, 27 MHz, and 54 MHz .

• 3.3 V only operating voltage

• Output clocks of 54, 27, and 13.5MHz

• Uses an inexpensive 13.500 MHz external crystal

• On-chip patented VCXO with pull range

of 200ppm (minimum)

• VCXO tuning voltage of 0 to 3.3 V

• 12 mA output drive capability at TTL levels

• Advanced, low power, sub-micron CMOS process

• The A version is the latest, manufactured in a smaller

geometry process. The MK3720A gives a wider pull

range than the MK3720S, and so is recommended

for all new designs, and cost reductions of existing

designs.

The MK3720A is a drop-in replacement to the

earlier MK3720S.

Block Diagram

Output

54 MHz Clock

Buffer

VIN

PLL/Clock

Synthesis

Circuitry

Output

Buffer

27 MHz Clock

Voltage

Controlled

Crystal

13.5 MHz

pullable

crystal

Output

Buffer

13.5 MHz Clock

Oscillator

MDS 3720 D

Revision 053100

Printed 11/16/00

Integrated Circuit Systems, Inc. •525 Race Street • San Jose • CA• 95126• (408)295-9800tel • www.icst.com

12 3 4

下载PDF

与MK3720S相关器件

型号	品牌	描述	获取价格	数据表
MK3720SLF	IDT	Clock Generator, 54MHz, CMOS, PDSO8, 0.150 INCH, SOIC-8	获取价格
MK3720SLFTR	IDT	Clock Generator, 54MHz, CMOS, PDSO8, 0.150 INCH, SOIC-8	获取价格
MK3720STR	ICSI	27 MHz and 54 MHz 3.3 Volt VCXO	获取价格
MK3721	ICSI	Low Cost 3.3 Volt VCXO	获取价格
MK3721S	ICSI	Low Cost 3.3 Volt VCXO	获取价格
MK3721SLF	IDT	Clock Generator, 28MHz, CMOS, PDSO8, SOIC-8	获取价格