Datasheet > 存储 > SRAM> MCM69R737AZP7

MCM69R737AZP7

更新时间： 2024-11-11 11:54:19

品牌	Logo	应用领域
摩托罗拉 - MOTOROLA		存储内存集成电路静态存储器信息通信管理
页数	文件大小	规格书
20页	216K
描述
4M Late Write LVTTL

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

MCM69R737AZP7 技术参数

是否Rohs认证：	不符合	生命周期：	Obsolete
包装说明：	14 X 22 MM, 1.27 MM PITCH, PLASTIC, BGA-119	Reach Compliance Code：	unknown
ECCN代码：	3A991.B.2.A	HTS代码：	8542.32.00.41
风险等级：	5.85	Is Samacsys：	N
最长访问时间：	3.5 ns	其他特性：	BYTE WRITE CONTROL; BOUNDARY SCAN
JESD-30 代码：	R-PBGA-B119	JESD-609代码：	e0
长度：	22 mm	内存密度：	4718592 bit
内存集成电路类型：	LATE-WRITE SRAM	内存宽度：	36
功能数量：	1	端口数量：	1
端子数量：	119	字数：	131072 words
字数代码：	128000	工作模式：	SYNCHRONOUS
最高工作温度：	70 °C	最低工作温度：
组织：	128KX36	输出特性：	3-STATE
可输出：	YES	封装主体材料：	PLASTIC/EPOXY
封装代码：	BGA	封装形状：	RECTANGULAR
封装形式：	GRID ARRAY	并行/串行：	PARALLEL
认证状态：	Not Qualified	座面最大高度：	2.4 mm
最大供电电压 (Vsup)：	3.6 V	最小供电电压 (Vsup)：	3.15 V
标称供电电压 (Vsup)：	3.3 V	表面贴装：	YES
技术：	BICMOS	温度等级：	COMMERCIAL
端子面层：	Tin/Lead (Sn/Pb)	端子形式：	BALL
端子节距：	1.27 mm	端子位置：	BOTTOM
宽度：	14 mm	Base Number Matches：	1

MCM69R737AZP7 数据手册

Order this document

by MCM69R737A/D

SEMICONDUCTOR TECHNICAL DATA

MCM69R737A

MCM69R819A

Advance Information

4M Late Write LVTTL

TheMCM69R737A/819Aisa4megabitsynchronouslatewritefaststaticRAM

designed to provide high performance in secondary cache and ATM switch,

Telecom, and other high speed memory applications. The MCM69R819A

organized as 256K words by 18 bits, and the MCM69R737A organized as 128K

words by 36 bits wide are fabricated in Motorola’s high performance silicon gate

BiCMOS technology.

The differential CK clock inputs control the timing of read/write operations of

the RAM. At the rising edge of the CK clock all addresses, write enables, and

synchronous selects are registered. An internal buffer and special logic enable

the memory to accept write data on the rising edge of the CK clock a cycle after

address and control signals. Read data is driven on the rising edge of the CK

clock also.

ZP PACKAGE

PBGA

CASE 999–01

The RAM uses LVTTL 3.3 V inputs and outputs.

The synchronous write and byte enables allow writing to individual bytes or the

entire word.

•

Byte Write Control

Single 3.3 V + 10%, – 5% Operation

LVTTL 3.3 V I/O (V

Asynchronous Output Enable

Boundary Scan (JTAG) IEEE 1149.1 Compatible

Differential Clock Inputs

Optional x 18 or x 36 organization

MCM69R737A/819A–5 = 5 ns

)

DDQ

MCM69R737A/819A–6 = 6 ns

MCM69R737A/819A–7 = 7 ns

MCM69R737A/819A–8 = 8 ns

•

Sleep Mode Operation (ZZ Pin)

119 Bump, 50 mil (1.27 mm) Pitch, 14 mm x 22 mm Plastic Ball Grid Array

(PBGA) Package

This document contains information on a new product. Specifications and information herein are subject to change without notice.

REV 1

8/13/97

Motorola, Inc. 1997

MOTOROLA FAST SRAM

MCM69R737A•MCM69R819A

12 3 4 5 6 7...20

中文翻译

下载PDF

与MCM69R737AZP7相关器件

型号	品牌	获取价格	描述	数据表
MCM69R737AZP7R	MOTOROLA	获取价格	4M Late Write LVTTL
MCM69R737AZP7R	NXP	获取价格	128KX36 LATE-WRITE SRAM, 3.5ns, PBGA119, 14 X 22 MM, 1.27 MM PITCH, PLASTIC, BGA-119
MCM69R737AZP8	MOTOROLA	获取价格	4M Late Write LVTTL
MCM69R737AZP8	NXP	获取价格	128KX36 LATE-WRITE SRAM, 3.5ns, PBGA119, 14 X 22 MM, 1.27 MM PITCH, PLASTIC, BGA-119
MCM69R737AZP8R	MOTOROLA	获取价格	4M Late Write LVTTL
MCM69R737AZP8R	NXP	获取价格	128KX36 LATE-WRITE SRAM, 3.5ns, PBGA119, 14 X 22 MM, 1.27 MM PITCH, PLASTIC, BGA-119
MCM69R738A	MOTOROLA	获取价格	4M Late Write 2.5 V I/O
MCM69R738AZP5	MOTOROLA	获取价格	4M Late Write 2.5 V I/O
MCM69R738AZP5R	MOTOROLA	获取价格	4M Late Write 2.5 V I/O
MCM69R738AZP6	MOTOROLA	获取价格	4M Late Write 2.5 V I/O

与MCM69R737AZP7相关文章

国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
2024-11-14

23
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
2024-11-14

7
AMD宣布全球裁员约1000人，调整战略聚焦增长
2024-11-14

8
英伟达新AI芯片Rubin或提前半年亮相
2024-11-05

31

产品中心

服务支持

精选活动

关于我们

帮助中心

MCM69R737AZP7

MCM69R737AZP7 技术参数

MCM69R737AZP7 数据手册

与MCM69R737AZP7相关器件

与MCM69R737AZP7相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

MCM69R737AZP7

MCM69R737AZP7 技术参数

MCM69R737AZP7 数据手册

与MCM69R737AZP7相关器件

与MCM69R737AZP7相关文章

您还可以找

您在本页遇到什么问题？