5秒后页面跳转
MC74HC175ADR2G PDF预览

MC74HC175ADR2G

更新时间: 2024-09-16 20:17:19
品牌 Logo 应用领域
罗彻斯特 - ROCHESTER 光电二极管逻辑集成电路触发器
页数 文件大小 规格书
12页 840K
描述
D Flip-Flop, HC/UH Series, 4-Func, Positive Edge Triggered, 1-Bit, Complementary Output, CMOS, PDSO16, HALOGENE FREE AND ROHS COMPLIANT, SOIC-16

MC74HC175ADR2G 技术参数

是否无铅: 不含铅生命周期:Contact Manufacturer
零件包装代码:SOIC包装说明:SOP,
针数:16Reach Compliance Code:unknown
ECCN代码:EAR99HTS代码:8542.39.00.01
风险等级:5.58系列:HC/UH
JESD-30 代码:R-PDSO-G16JESD-609代码:e3
长度:9.9 mm逻辑集成电路类型:D FLIP-FLOP
位数:1功能数量:4
端子数量:16最高工作温度:125 °C
最低工作温度:-55 °C输出极性:COMPLEMENTARY
封装主体材料:PLASTIC/EPOXY封装代码:SOP
封装形状:RECTANGULAR封装形式:SMALL OUTLINE
峰值回流温度(摄氏度):260传播延迟(tpd):225 ns
认证状态:Not Qualified座面最大高度:1.75 mm
最大供电电压 (Vsup):6 V最小供电电压 (Vsup):2 V
标称供电电压 (Vsup):5 V表面贴装:YES
技术:CMOS温度等级:MILITARY
端子面层:MATTE TIN端子形式:GULL WING
端子节距:1.27 mm端子位置:DUAL
处于峰值回流温度下的最长时间:40触发器类型:POSITIVE EDGE
宽度:3.9 mm最小 fmax:24 MHz
Base Number Matches:1

MC74HC175ADR2G 数据手册

 浏览型号MC74HC175ADR2G的Datasheet PDF文件第2页浏览型号MC74HC175ADR2G的Datasheet PDF文件第3页浏览型号MC74HC175ADR2G的Datasheet PDF文件第4页浏览型号MC74HC175ADR2G的Datasheet PDF文件第5页浏览型号MC74HC175ADR2G的Datasheet PDF文件第6页浏览型号MC74HC175ADR2G的Datasheet PDF文件第7页 

与MC74HC175ADR2G相关器件

型号 品牌 获取价格 描述 数据表
MC74HC175ADT MOTOROLA

获取价格

Quad D Flip=Flop with Common Clck and Reset
MC74HC175ADT ONSEMI

获取价格

Quad D Flip-Flop with Common Clock and Reset
MC74HC175ADTEL ONSEMI

获取价格

IC,FLIP-FLOP,QUAD,D TYPE,HC-CMOS,TSSOP,16PIN,PLASTIC
MC74HC175ADTR2 ONSEMI

获取价格

Quad D Flip-Flop with Common Clock and Reset
MC74HC175ADTR2G ONSEMI

获取价格

Quad D Flip−Flop with Common Clock and Reset High−Performance Silicon−Ga
MC74HC175ADTR2G ROCHESTER

获取价格

D Flip-Flop, HC/UH Series, 4-Func, Positive Edge Triggered, 1-Bit, Complementary Output, C
MC74HC175AFEL ONSEMI

获取价格

Quad D Flip−Flop with Common Clock and Reset High−Performance Silicon−Ga
MC74HC175AFELG ONSEMI

获取价格

Quad D Flip−Flop with Common Clock and Reset High−Performance Silicon−Ga
MC74HC175AN MOTOROLA

获取价格

Quad D Flip=Flop with Common Clck and Reset
MC74HC175AN ONSEMI

获取价格

Quad D Flip-Flop with Common Clock and Reset