MC14012UBCP

更新时间： 2024-11-03 22:12:47

品牌	Logo	应用领域
摩托罗拉 - MOTOROLA		栅
页数	文件大小	规格书
7页	324K
描述
UB-Suffix Series COMS Gates

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

MC14012UBCP 技术参数

是否Rohs认证：	不符合	生命周期：	Obsolete
包装说明：	DIP,	Reach Compliance Code：	unknown
HTS代码：	8542.39.00.01	风险等级：	5.66
系列：	4000/14000/40000	JESD-30 代码：	R-PDIP-T14
JESD-609代码：	e0	长度：	18.86 mm
负载电容（CL）：	50 pF	逻辑集成电路类型：	NAND GATE
功能数量：	2	输入次数：	4
端子数量：	14	最高工作温度：	125 °C
最低工作温度：	-55 °C	封装主体材料：	PLASTIC/EPOXY
封装代码：	DIP	封装形状：	RECTANGULAR
封装形式：	IN-LINE	峰值回流温度（摄氏度）：	NOT SPECIFIED
传播延迟（tpd）：	180 ns	认证状态：	Not Qualified
座面最大高度：	4.69 mm	最大供电电压 (Vsup)：	18 V
最小供电电压 (Vsup)：	3 V	标称供电电压 (Vsup)：	5 V
表面贴装：	NO	技术：	CMOS
温度等级：	MILITARY	端子面层：	Tin/Lead (Sn/Pb)
端子形式：	THROUGH-HOLE	端子节距：	2.54 mm
端子位置：	DUAL	处于峰值回流温度下的最长时间：	NOT SPECIFIED
宽度：	7.62 mm	Base Number Matches：	1

MC14012UBCP 数据手册

SEMICONDUCTOR TECHNICAL DATA

The UB Series logic gates are constructed with P and N channel

enhancement mode devices in a single monolithic structure (Complemen-

tary MOS). Their primary use is where low power dissipation and/or high

noise immunity is desired. The UB set of CMOS gates are inverting

non–buffered functions.

•

Supply Voltage Range = 3.0 Vdc to 18 Vdc

Linear and Oscillator Applications

Capable of Driving Two Low–power TTL Loads or One Low–power

Schottky TTL Load Over the Rated Temperature Range

Double Diode Protection on All Inputs

•

Pin–for–Pin Replacements for Corresponding CD4000 Series UB Suffix

Devices

LOGIC DIAGRAMS

MC14001UB

Quad 2–Input

NOR Gate

MC14002UB

Dual 4–Input

NOR Gate

MC14011UB

Quad 2–Input

NAND Gate

L SUFFIX

CERAMIC

CASE 632

P SUFFIX

PLASTIC

CASE 646

NC = 6, 8

D SUFFIX

SOIC

CASE 751A

MC14012UB

Dual 4–Input

NAND Gate

MC14023UB

Triple 3–Input

NAND Gate

MC14025UB

Triple 3–Input

NOR Gate

ORDERING INFORMATION

MC14XXXUBCP

MC14XXXUBCL

MC14XXXUBD

Plastic

Ceramic

SOIC

= – 55° to 125°C for all packages.

This device contains protection circuitry to

guard against damage due to high static

voltages or electric fields. However, pre-

cautions must be taken to avoid applications of

any voltage higher than maximum rated volt-

agesto this high–impedance circuit. For proper

NC = 6, 8

= PIN 14

= PIN 7

operation, V and V

should be constrained

FOR ALL DEVICES

in out

to the range V

(V or V

)

SS in out

Unused inputs must always be tied to an

appropriatelogic voltage level (e.g., either V

or V ). Unused outputs must be left open.

REV 3

1/94

Motorola, Inc. 1995

MC14001UB

MOTOROLA CMOS LOGIC DATA

12 3 4 5 6 7

中文翻译

下载PDF

与MC14012UBCP相关器件

型号	品牌	获取价格	描述	数据表
MC14012UBCPD	MOTOROLA	获取价格	NAND Gate, 4000/14000/40000 Series, 2-Func, 4-Input, CMOS, PDIP14, PLASTIC, DIP-14
MC14012UBCPDS	MOTOROLA	获取价格	4000/14000/40000 SERIES, DUAL 4-INPUT NAND GATE, PDIP14, 646-06
MC14012UBD	MOTOROLA	获取价格	UB-Suffix Series COMS Gates
MC14012UBDCBS	MOTOROLA	获取价格	NAND Gate, CMOS, CDIP14
MC14012UBDR2	MOTOROLA	获取价格	4000/14000/40000 SERIES, DUAL 4-INPUT NAND GATE, PDSO14, PLASTIC, SOIC-14
MC14013	ONSEMI	获取价格	Dual Type D Flip-Flop
MC14013	MOTOROLA	获取价格	Dual Type D Flip-Flop
MC14013B	ONSEMI	获取价格	Dual Type D Flip-Flop
MC14013B	MOTOROLA	获取价格	Dual Type D Flip-Flop
MC14013B_06	ONSEMI	获取价格	Dual Type D Flip−Flop

与MC14012UBCP相关文章

英伟达新AI芯片Rubin或提前半年亮相
2024-11-05

13
苹果iPhone 17将全系采用三星/LG显示LTPO OLED面板
2024-11-05

7
三星深化印度制造布局，供应链本地化进程加速
2024-10-29

35
芯擎科技“星辰一号”自动驾驶芯片点亮成功，2025年量产在即
2024-10-29

31

产品中心

服务支持

精选活动

关于我们

帮助中心

MC14012UBCP

MC14012UBCP 技术参数

MC14012UBCP 数据手册

与MC14012UBCP相关器件

与MC14012UBCP相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

MC14012UBCP

MC14012UBCP 技术参数

MC14012UBCP 数据手册

与MC14012UBCP相关器件

与MC14012UBCP相关文章

您还可以找

您在本页遇到什么问题？