5秒后页面跳转
| 是否无铅： | 不含铅 | 是否Rohs认证： | 符合 |
| 生命周期： | Active | 零件包装代码： | DFN |
| 包装说明： | HVSSOF, SOLCC8,.08,20 | 针数： | 8 |
| Reach Compliance Code： | compliant | HTS代码： | 8542.39.00.01 |
| 风险等级： | 5.37 | 其他特性： | NECL MODE: VCC=0 WITH VEE = -3.0V TO -5.5V |
| 系列： | 10EP | 输入调节： | DIFFERENTIAL |
| JESD-30 代码： | S-PDSO-F8 | JESD-609代码： | e3 |
| 长度： | 2 mm | 逻辑集成电路类型： | LOW SKEW CLOCK DRIVER |
| 功能数量： | 1 | 反相输出次数： | |
| 端子数量： | 8 | 实输出次数： | 2 |
| 最高工作温度： | 85 °C | 最低工作温度： | -40 °C |
| 封装主体材料： | PLASTIC/EPOXY | 封装代码： | HVSSOF |
| 封装等效代码： | SOLCC8,.08,20 | 封装形状： | SQUARE |
| 封装形式： | SMALL OUTLINE, HEAT SINK/SLUG, VERY THIN PROFILE, SHRINK PITCH | 峰值回流温度（摄氏度）： | 260 |
| 电源： | -3.0/-5.5/3.3 V | Prop。Delay @ Nom-Sup： | 0.3 ns |
| 传播延迟（tpd）： | 0.3 ns | 认证状态： | Not Qualified |
| Same Edge Skew-Max（tskwd）： | 0.12 ns | 座面最大高度： | 1 mm |
| 子类别： | Clock Drivers | 最大供电电压 (Vsup)： | 5.5 V |
| 最小供电电压 (Vsup)： | 3 V | 标称供电电压 (Vsup)： | 3.3 V |
| 表面贴装： | YES | 技术： | ECL |
| 温度等级： | INDUSTRIAL | 端子面层： | MATTE TIN |
| 端子形式： | FLAT | 端子节距： | 0.5 mm |
| 端子位置： | DUAL | 处于峰值回流温度下的最长时间： | 40 |
| 宽度： | 2 mm | Base Number Matches： | 1 |
| 型号 | 品牌 | 获取价格 | 描述 | 数据表 |
| MC10EP131 | ONSEMI |
获取价格 |
3.3V / 5V ECL Quad D Flip-Flop with Set, Reset, and Differential Clock |
|
| MC10EP131FA | ONSEMI |
获取价格 |
3.3V / 5V ECL Quad D Flip-Flop with Set, Reset, and Differential Clock |
|
| MC10EP131FAG | ONSEMI |
获取价格 |
3.3 V / 5.0 V ECL Quad D Flip-Flop with Set, Reset, and Differential Clock, 32 LEAD LQFP 7 |
|
| MC10EP131FAR2 | ONSEMI |
获取价格 |
3.3V / 5V ECL Quad D Flip-Flop with Set, Reset, and Differential Clock |
|
| MC10EP131FAR2G | ROCHESTER |
获取价格 |
10E SERIES, POSITIVE EDGE TRIGGERED D FLIP-FLOP, COMPLEMENTARY OUTPUT, PQFP32, LEAD FREE, |
|
| MC10EP131FAR2G | ONSEMI |
获取价格 |
3.3 V / 5.0 V ECL Quad D Flip-Flop with Set, Reset, and Differential Clock, 32 LEAD LQFP 7 |
|
| MC10EP131MNG | ONSEMI |
获取价格 |
3.3 V / 5.0 V ECL Quad D Flip-Flop with Set, Reset, and Differential Clock, QFN32, 5x5, 0. |
|
| MC10EP131MNG | ROCHESTER |
获取价格 |
10E SERIES, POSITIVE EDGE TRIGGERED D FLIP-FLOP, COMPLEMENTARY OUTPUT, QCC32, 5 X 5 MM, 1 |
|
| MC10EP131MNR4G | ROCHESTER |
获取价格 |
10E SERIES, POSITIVE EDGE TRIGGERED D FLIP-FLOP, COMPLEMENTARY OUTPUT, QCC32, 5 X 5 MM, 1 |
|
| MC10EP131MNR4G | ONSEMI |
获取价格 |
3.3 V / 5.0 V ECL Quad D Flip-Flop with Set, Reset, and Differential Clock, QFN32, 5x5, 0. |
|
英伟达新AI芯片Rubin或提前半年亮相
苹果iPhone 17将全系采用三星/LG显示LTPO OLED面板
三星深化印度制造布局，供应链本地化进程加速
芯擎科技“星辰一号”自动驾驶芯片点亮成功，2025年量产在即
工作时间：9:00-21:00
CEO邮箱：ceo@jiepei.com
投诉邮箱：tousu@jiepei.com
微信公众号
抖音公众号
浙公网安备 33010502006866号 浙ICP备10014259号-119
营业执照ICP证
技术参数
数据手册
如果您发现信息不准确，
