5秒后页面跳转
捷配首页

Datasheet > 逻辑 > 栅极> MC10121L
MC10121L PDF预览

MC10121L

更新时间： 2024-11-06 04:59:43
品牌 Logo 应用领域
安森美 - ONSEMI 栅极触发器逻辑集成电路输入元件
页数 文件大小 规格书
8页 108K
描述
4-Wide OR-AND/OR-AND Gate

阅读下载

中文翻译

获取价格

MC10121L 技术参数

是否Rohs认证： 不符合生命周期：Obsolete
零件包装代码：DIP包装说明：DIP-16
针数：16Reach Compliance Code：not_compliant
HTS代码：8542.39.00.01风险等级：5.46
Is Samacsys：N其他特性：3-3-3-3 INPUT
系列：10KJESD-30 代码：R-GDIP-T16
JESD-609代码：e0长度：19.49 mm
逻辑集成电路类型：OR-AND/OR-AND-INVERT GATE功能数量：1
输入次数：11端子数量：16
最高工作温度：85 °C最低工作温度：-30 °C
封装主体材料：CERAMIC, GLASS-SEALED封装代码：DIP
封装等效代码：DIP16,.3封装形状：RECTANGULAR
封装形式：IN-LINE峰值回流温度（摄氏度）：NOT SPECIFIED
电源：-5.2 V最大电源电流（ICC）：29 mA
Prop。Delay @ Nom-Sup：3.5 ns传播延迟（tpd）：3.4 ns
认证状态：Not Qualified施密特触发器：NO
座面最大高度：5.08 mm子类别：Gates
表面贴装：NO技术：ECL
温度等级：OTHER端子面层：Tin/Lead (Sn/Pb)
端子形式：THROUGH-HOLE端子节距：2.54 mm
端子位置：DUAL处于峰值回流温度下的最长时间：NOT SPECIFIED
宽度：7.62 mmBase Number Matches：1

MC10121L 数据手册

 浏览型号MC10121L的Datasheet PDF文件第2页浏览型号MC10121L的Datasheet PDF文件第3页浏览型号MC10121L的Datasheet PDF文件第4页浏览型号MC10121L的Datasheet PDF文件第5页浏览型号MC10121L的Datasheet PDF文件第6页浏览型号MC10121L的Datasheet PDF文件第7页 
MC10121  
4-Wide OR-AND/OR-AND  
Gate  
The MC10121 is a basic logic building block providing the  
simultaneous OR–AND/OR–AND–Invert function, useful in data  
control and digital multiplexing applications.  
http://onsemi.com  
• P = 100 mW typ/pkg (No Load)  
D
• t = 2.3 ns typ  
pd  
MARKING  
DIAGRAMS  
• t , t = 2.5 ns typ (20%–80%)  
r
f
16  
LOGIC DIAGRAM  
CDIP–16  
L SUFFIX  
CASE 620  
MC10121L  
AWLYYWW  
4
5
6
7
9
1
16  
PDIP–16  
P SUFFIX  
CASE 648  
MC10121P  
AWLYYWW  
2
3
10  
1
1
11  
12  
13  
14  
15  
V
V
= PIN 1  
= PIN 16  
= PIN 8  
CC1  
PLCC–20  
FN SUFFIX  
CASE 775  
10121  
CC2  
V
EE  
AWLYYWW  
A
= Assembly Location  
WL = Wafer Lot  
YY = Year  
WW = Work Week  
DIP  
PIN ASSIGNMENT  
V
A
V
CC2  
1
2
3
4
5
6
7
8
16  
15  
14  
13  
12  
11  
10  
9
CC1  
ORDERING INFORMATION  
A4  
IN  
IN  
IN  
IN  
OUT  
OUT  
Device  
Package  
Shipping  
A4  
A4  
A3  
A3  
A
MC10121L  
CDIP–16  
25 Units / Rail  
A1  
IN  
IN  
IN  
IN  
A1  
MC10121P  
PDIP–16  
PLCC–20  
25 Units / Rail  
46 Units / Rail  
A1  
A2  
V
IN  
MC10121FN  
A2 , A3  
IN  
IN  
A2  
IN  
EE  
Pin assignment is for Dual–in–Line Package.  
For PLCC pin assignment, see the Pin Conversion Tables on page 18  
of the ON Semiconductor MECL Data Book (DL122/D).  
Semiconductor Components Industries, LLC, 2002  
1
Publication Order Number:  
January, 2002 – Rev. 7  
MC10121/D  
12345678

中文翻译

下载PDF

MC10121L 替代型号

型号 品牌 替代类型 描述 数据表
MC10121P ONSEMI

功能相似

 4-Wide OR-AND/OR-AND Gate

与MC10121L相关器件

型号 品牌 获取价格 描述 数据表
MC10121LD MOTOROLA

获取价格

 		OR-AND/OR-AND-Invert Gate, ECL10K, CDIP16
MC10121LDS MOTOROLA

获取价格

 		暂无描述
MC10121LS MOTOROLA

获取价格

 		OR-AND/OR-AND-Invert Gate, ECL10K, CDIP16
MC10121P MOTOROLA

获取价格

 		4-Wide OR-AND/OR-AND Gate
MC10121P ONSEMI

获取价格

 		4-Wide OR-AND/OR-AND Gate
MC10121PS MOTOROLA

获取价格

 		暂无描述
MC10123 ONSEMI

获取价格

 		Triple 4-3-3-Input Bus Driver
MC10123_02 ONSEMI

获取价格

 		Triple 4-3-3-Input Bus Driver
MC10123FN ONSEMI

获取价格

 		Triple 4-3-3-Input Bus Driver
MC10123FN MOTOROLA

获取价格

 		Triple 4-3-3-Input Bus Driver

与MC10121L相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证