Datasheet > 逻辑 > 栅极> MC10113LDS

MC10113LDS

更新时间： 2024-09-13 13:11:15

品牌	Logo	应用领域
摩托罗拉 - MOTOROLA		栅
页数	文件大小	规格书
5页	108K
描述
XOR Gate, ECL10K, CDIP16

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

MC10113LDS 技术参数

是否Rohs认证：	不符合	生命周期：	Obsolete
包装说明：	DIP, DIP16,.3	Reach Compliance Code：	unknown
风险等级：	5.91	JESD-30 代码：	R-XDIP-T16
JESD-609代码：	e0	逻辑集成电路类型：	XOR GATE
端子数量：	16	最高工作温度：	85 °C
最低工作温度：	-30 °C	封装主体材料：	CERAMIC
封装代码：	DIP	封装等效代码：	DIP16,.3
封装形状：	RECTANGULAR	封装形式：	IN-LINE
电源：	-5.2 V	施密特触发器：	NO
子类别：	Gates	表面贴装：	NO
技术：	ECL10K	温度等级：	OTHER
端子面层：	Tin/Lead (Sn/Pb)	端子形式：	THROUGH-HOLE
端子节距：	2.54 mm	端子位置：	DUAL
Base Number Matches：	1

MC10113LDS 数据手册

SEMICONDUCTOR TECHNICAL DATA

The MC10113 is a quad Exclusive OR gate, with an enable common to all

four gates. The outputs may be wire–ORed together to perform a 4–bit

comparison function (A = B). The enable is active low.

= 175 mW typ/pkg (No Load)

= 2.5 ns typ

L SUFFIX

CERAMIC PACKAGE

CASE 620–10

t , t = 2.0 ns typ (20% to 80%)

r f

P SUFFIX

PLASTIC PACKAGE

CASE 648–08

LOGIC DIAGRAM

FN SUFFIX

PLCC

CASE 775–02

DIP

PIN ASSIGNMENT

TRUTH TABLE

OUTPUT

CC2

CC1

OUT

ENABLE

= PIN 1

= PIN 16

= PIN 8

CC1

CC2

Pin assignment is for Dual–in–Line Package.

For PLCC pin assignment, see the Pin Conversion

Tables on page 6–11 of the Motorola MECL Data

Book (DL122/D).

3/93

Motorola, Inc. 1996

REV 5

3–48

12 3 4 5

中文翻译

下载PDF

与MC10113LDS相关器件

型号	品牌	获取价格	描述	数据表
MC10113LS	MOTOROLA	获取价格	暂无描述
MC10113P	ONSEMI	获取价格	Quad Exclusive OR Gate
MC10113P	MOTOROLA	获取价格	Quad Exclusive OR Gate
MC10113PD	MOTOROLA	获取价格	XOR Gate, ECL10K, PDIP16
MC10113PDS	MOTOROLA	获取价格	XOR Gate, ECL10K, PDIP16
MC10114	ONSEMI	获取价格	Triple Line Receiver
MC10114_02	ONSEMI	获取价格	Triple Line Receiver
MC10114F	MOTOROLA	获取价格	IC,LINE RECEIVER,TRIPLE,ECL10,DIFFERENTIAL,FP,16PIN,CERAMIC
MC10114FN	ONSEMI	获取价格	Triple Line Receiver
MC10114FN	MOTOROLA	获取价格	LINE RECEIVER, PQCC20, PLASTIC, LCC-20