Datasheet > 逻辑 > 栅极> MC10104LD

MC10104LD

更新时间： 2024-09-29 13:11:15

品牌	Logo	应用领域
摩托罗拉 - MOTOROLA		触发器栅
页数	文件大小	规格书
5页	106K
描述
Gate, ECL10K, CDIP16

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

MC10104LD 技术参数

是否Rohs认证：	不符合	生命周期：	Obsolete
包装说明：	DIP, DIP16,.3	Reach Compliance Code：	unknown
风险等级：	5.86	Is Samacsys：	N
JESD-30 代码：	R-XDIP-T16	JESD-609代码：	e0
端子数量：	16	最高工作温度：	85 °C
最低工作温度：	-30 °C	封装主体材料：	CERAMIC
封装代码：	DIP	封装等效代码：	DIP16,.3
封装形状：	RECTANGULAR	封装形式：	IN-LINE
电源：	-5.2 V	施密特触发器：	NO
子类别：	Gates	表面贴装：	NO
技术：	ECL10K	温度等级：	OTHER
端子面层：	Tin/Lead (Sn/Pb)	端子形式：	THROUGH-HOLE
端子节距：	2.54 mm	端子位置：	DUAL
Base Number Matches：	1

MC10104LD 数据手册

SEMICONDUCTOR TECHNICAL DATA

The MC10104 is a quad 2–input AND gate. One of the gates has both

AND/NAND outputs available.

= 35 mW typ/gate (No Load)

= 2.7 ns typ

t , t = 2.0 ns typ (20%–80%)

r f

L SUFFIX

CERAMIC PACKAGE

CASE 620–10

P SUFFIX

PLASTIC PACKAGE

CASE 648–08

LOGIC DIAGRAM

FN SUFFIX

PLCC

CASE 775–02

DIP

PIN ASSIGNMENT

CC2

CC1

OUT

= PIN 1

= PIN 16

= PIN 8

CC1

CC2

OUT

Pin assignment is for Dual–in–Line Package.

For PLCC pin assignment, see the Pin Conversion

Tables on page 6–11 of the Motorola MECL Data

Book (DL122/D).

3/93

Motorola, Inc. 1996

REV 5

3–16

12 3 4 5

中文翻译

下载PDF

与MC10104LD相关器件

型号	品牌	获取价格	描述	数据表
MC10104LDS	MOTOROLA	获取价格	Gate, ECL10K, CDIP16
MC10104LS	MOTOROLA	获取价格	Gate, ECL10K, CDIP16
MC10104P	ONSEMI	获取价格	Quad 2-Input AND Gate
MC10104P	MOTOROLA	获取价格	Quad 2-Input AND Gate
MC10104PD	MOTOROLA	获取价格	Gate, ECL10K, PDIP16
MC10104PDS	MOTOROLA	获取价格	Gate, ECL10K, PDIP16
MC10104PS	MOTOROLA	获取价格	Gate, ECL10K, PDIP16
MC10105	ONSEMI	获取价格	Triple 2-3-2-Input OR/NOR Gate
MC10105_02	ONSEMI	获取价格	Triple 2-3-2-Input OR/NOR Gate
MC10105F	MOTOROLA	获取价格	OR/NOR Gate, ECL10K, CDFP16