Datasheet > 逻辑 > 栅极> MC10103P

MC10103P

更新时间： 2024-09-28 22:54:59

品牌	Logo	应用领域
摩托罗拉 - MOTOROLA		栅极逻辑集成电路光电二极管输出元件
页数	文件大小	规格书
5页	104K
描述
Quad 2-Input OR Gate

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

MC10103P 技术参数

生命周期：	Transferred	零件包装代码：	DIP
包装说明：	DIP,	针数：	16
Reach Compliance Code：	unknown	HTS代码：	8542.39.00.01
风险等级：	5.51	其他特性：	COMPLEMENTARY OUTPUT FOR 1 FUNCTION
系列：	10K	JESD-30 代码：	R-PDIP-T16
JESD-609代码：	e0	长度：	19.175 mm
逻辑集成电路类型：	OR GATE	功能数量：	4
输入次数：	2	端子数量：	16
最高工作温度：	85 °C	最低工作温度：	-30 °C
输出特性：	OPEN-EMITTER	封装主体材料：	PLASTIC/EPOXY
封装代码：	DIP	封装形状：	RECTANGULAR
封装形式：	IN-LINE	最大电源电流（ICC）：	29 mA
传播延迟（tpd）：	3.3 ns	认证状态：	Not Qualified
座面最大高度：	4.44 mm	表面贴装：	NO
技术：	ECL	温度等级：	OTHER
端子面层：	Tin/Lead (Sn/Pb)	端子形式：	THROUGH-HOLE
端子节距：	2.54 mm	端子位置：	DUAL
宽度：	7.62 mm	Base Number Matches：	1

MC10103P 数据手册

SEMICONDUCTOR TECHNICAL DATA

The MC10103 is a quad 2–input OR gate. The MC10103 provides one gate

with OR/NOR outputs.

= 25 mW typ/gate (No Load)

= 2.0 ns typ

t , t = 2.0 ns typ (20%–80%)

r f

L SUFFIX

CERAMIC PACKAGE

CASE 620–10

P SUFFIX

PLASTIC PACKAGE

CASE 648–08

LOGIC DIAGRAM

FN SUFFIX

PLCC

CASE 775–02

DIP

PIN ASSIGNMENT

CC2

CC1

OUT

= PIN 1

= PIN 16

= PIN 8

CC1

CC2

OUT

Pin assignment is for Dual–in–Line Package.

For PLCC pin assignment, see the Pin Conversion

Tables on page 6–11 of the Motorola MECL Data

Book (DL122/D).

3/93

Motorola, Inc. 1996

REV 5

3–11

12 3 4 5

中文翻译

下载PDF

与MC10103P相关器件

型号	品牌	获取价格	描述	数据表
MC10103PD	MOTOROLA	获取价格	Gate, ECL10K, PDIP16
MC10103PDS	MOTOROLA	获取价格	Gate, ECL10K, PDIP16
MC10103PS	MOTOROLA	获取价格	Gate, ECL10K, PDIP16
MC10104	ONSEMI	获取价格	Quad 2-Input AND Gate
MC10104_02	ONSEMI	获取价格	Quad 2-Input AND Gate
MC10104FN	ONSEMI	获取价格	Quad 2-Input AND Gate
MC10104FN	MOTOROLA	获取价格	Quad 2-Input AND Gate
MC10104FNR2	MOTOROLA	获取价格	10K SERIES, QUAD 2-INPUT AND GATE, PQCC20, PLASTIC, LCC-20
MC10104FNR2	ROCHESTER	获取价格	10K SERIES, QUAD 2-INPUT AND GATE, PQCC20, PLASTIC, LCC-20
MC10104L	MOTOROLA	获取价格	Quad 2-Input AND Gate