Datasheet > 逻辑 > 栅极> MC10101LDS

MC10101LDS

更新时间： 2024-09-28 13:00:07

品牌	Logo	应用领域
摩托罗拉 - MOTOROLA		栅
页数	文件大小	规格书
5页	104K
描述
OR/NOR Gate, ECL10K, CDIP16

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

MC10101LDS 技术参数

是否Rohs认证：	不符合	生命周期：	Obsolete
Reach Compliance Code：	unknown	风险等级：	5.88
JESD-30 代码：	R-XDIP-T16	JESD-609代码：	e0
逻辑集成电路类型：	OR/NOR GATE	端子数量：	16
最高工作温度：	85 °C	最低工作温度：	-30 °C
封装主体材料：	CERAMIC	封装代码：	DIP
封装等效代码：	DIP16,.3	封装形状：	RECTANGULAR
封装形式：	IN-LINE	电源：	-5.2 V
施密特触发器：	NO	子类别：	Gates
表面贴装：	NO	技术：	ECL10K
温度等级：	OTHER	端子面层：	Tin/Lead (Sn/Pb)
端子形式：	THROUGH-HOLE	端子节距：	2.54 mm
端子位置：	DUAL	Base Number Matches：	1

MC10101LDS 数据手册

SEMICONDUCTOR TECHNICAL DATA

The MC10101 is a quad 2–input OR/NOR gate with one input from

each gate common to pin 12.

= 25 mW typ/gate (No Load)

= 2.0 ns typ

t , t = 2.0 ns typ (20%–80%)

r f

L SUFFIX

CERAMIC PACKAGE

CASE 620–10

P SUFFIX

PLASTIC PACKAGE

CASE 648–08

LOGIC DIAGRAM

FN SUFFIX

PLCC

CASE 775–02

DIP

PIN ASSIGNMENT

CC2

CC1

OUT

= PIN 1

= PIN 16

= PIN 8

CC1

CC2

COMMON

INPUT

OUT

Pin assignment is for Dual–in–Line Package.

For PLCC pin assignment, see the Pin Conversion

Tables on page 6–36 of the Motorola MECL Data

Book (DL122/D).

3/93

Motorola, Inc. 1996

REV 5

3–1

12 3 4 5

中文翻译

下载PDF

与MC10101LDS相关器件

型号	品牌	获取价格	描述	数据表
MC10101P	MOTOROLA	获取价格	Quald OR/NOR Gate
MC10101P	ONSEMI	获取价格	Quad OR/NOR Gate
MC10101PD	MOTOROLA	获取价格	OR/NOR Gate, ECL10K, PDIP16
MC10101PDS	MOTOROLA	获取价格	OR/NOR Gate, ECL10K, PDIP16
MC10101PS	MOTOROLA	获取价格	OR/NOR Gate, ECL10K, PDIP16
MC10102	ONSEMI	获取价格	Quad 2-Input NOR Gate
MC10102_02	ONSEMI	获取价格	Quad 2-Input NOR Gate
MC10102F	MOTOROLA	获取价格	Gate, ECL10K, CDFP16
MC10102FN	ONSEMI	获取价格	Quad 2-Input NOR Gate
MC10102FN	MOTOROLA	获取价格	Quad 2-Input NOR Gate