5秒后页面跳转
捷配首页

Datasheet > 逻辑 > 栅极> MC100LVEL12DTR2
MC100LVEL12DTR2 PDF预览

MC100LVEL12DTR2

更新时间： 2024-01-28 18:06:12
品牌 Logo 应用领域
安森美 - ONSEMI 驱动器栅极逻辑集成电路光电二极管
页数 文件大小 规格书
8页 136K
描述
3.3V ECL Low Impedance Driver

阅读下载

中文翻译

获取价格

MC100LVEL12DTR2 技术参数

是否无铅：不含铅是否Rohs认证：符合
生命周期：Obsolete零件包装代码：SOIC
包装说明：TSSOP, TSSOP8,.19针数：8
Reach Compliance Code：compliantHTS代码：8542.39.00.01
Factory Lead Time：16 weeks风险等级：5.71
Is Samacsys：N其他特性：NECL MODE: VCC = 0V WITH VEE = -3.0V TO -3.8V
系列：100LVELJESD-30 代码：S-PDSO-G8
JESD-609代码：e3长度：3 mm
逻辑集成电路类型：OR/NOR GATE功能数量：1
输入次数：2端子数量：8
最高工作温度：85 °C最低工作温度：-40 °C
封装主体材料：PLASTIC/EPOXY封装代码：TSSOP
封装等效代码：TSSOP8,.19封装形状：SQUARE
封装形式：SMALL OUTLINE, THIN PROFILE, SHRINK PITCH峰值回流温度（摄氏度）：260
电源：+-3.3 V传播延迟（tpd）：0.58 ns
认证状态：Not Qualified座面最大高度：1.1 mm
子类别：Other Logic ICs最大供电电压 (Vsup)：3.8 V
最小供电电压 (Vsup)：3 V标称供电电压 (Vsup)：3.3 V
表面贴装：YES技术：ECL
温度等级：INDUSTRIAL端子面层：Tin (Sn)
端子形式：GULL WING端子节距：0.65 mm
端子位置：DUAL处于峰值回流温度下的最长时间：40
宽度：3 mmBase Number Matches：1

MC100LVEL12DTR2 数据手册

 浏览型号MC100LVEL12DTR2的Datasheet PDF文件第2页浏览型号MC100LVEL12DTR2的Datasheet PDF文件第3页浏览型号MC100LVEL12DTR2的Datasheet PDF文件第4页浏览型号MC100LVEL12DTR2的Datasheet PDF文件第5页浏览型号MC100LVEL12DTR2的Datasheet PDF文件第6页浏览型号MC100LVEL12DTR2的Datasheet PDF文件第7页 
MC100EPT24  
3.3VꢀLVTTL/LVCMOS to  
Differential LVECL Translator  
Description  
The MC100EPT24 is a LVTTL/LVCMOS to differential LVECL  
translator. Because LVECL levels and LVTTL/LVCMOS levels are  
used, a −3.3 V, +3.3 V and ground are required. The small outline  
8−lead package and the single gate of the EPT24 makes it ideal for  
those applications where space, performance, and low power are at a  
premium.  
http://onsemi.com  
MARKING DIAGRAMS*  
8
SOIC−8  
D SUFFIX  
CASE 751  
KPT24  
ALYW  
G
8
Features  
1
1
• 350 ps Typical Propagation Delay  
• Maximum Input Clock Frequency > 1.0 GHz Typical  
• The 100 Series Contains Temperature Compensation  
1
8
1
TSSOP−8  
DT SUFFIX  
CASE 948R  
• Operating Range: V = 3.0 V to 3.6 V;  
CC  
8
KA24  
V
EE  
= −3.6 V to −3.0 V; GND = 0 V  
ALYWG  
G
• PNP LVTTL Input for Minimal Loading  
• Q Output will Default HIGH with Input Open  
• Pb−Free Packages are Available  
DFN8  
MN SUFFIX  
CASE 506AA  
1
4
A
L
= Assembly Location  
= Wafer Lot  
Y
W
M
G
= Year  
= Work Week  
= Date Code  
= Pb−Free Package  
(Note: Microdot may be in either location)  
*For additional marking information, refer to  
Application Note AND8002/D.  
ORDERING INFORMATION  
See detailed ordering and shipping information in the package  
dimensions section on page 5 of this data sheet.  
© Semiconductor Components Industries, LLC, 2006  
1
Publication Order Number:  
December, 2006 − Rev. 8  
MC100EPT24/D  
12345678

中文翻译

下载PDF

MC100LVEL12DTR2 替代型号

型号 品牌 替代类型 描述 数据表
MC100LVEL12DTR2G ONSEMI

完全替代

 3.3V ECL Low Impedance Driver
MC100LVEL12DTG ONSEMI

完全替代

 3.3V ECL Low Impedance Driver
MC100LVEL12DT ONSEMI

完全替代

 3.3V ECL Low Impedance Driver

与MC100LVEL12DTR2相关器件

型号 品牌 获取价格 描述 数据表
MC100LVEL12DTR2G ONSEMI

获取价格

 		3.3V ECL Low Impedance Driver
MC100LVEL12MNR4 ONSEMI

获取价格

 		3.3V ECL Low Impedance Driver
MC100LVEL12MNR4G ONSEMI

获取价格

 		3.3V ECL Low Impedance Driver
MC100LVEL13 ONSEMI

获取价格

 		Dual 1:3 Fanout Buffer
MC100LVEL13_06 ONSEMI

获取价格

 		3.3V ECL Dual 1:3 Fanout Buffer
MC100LVEL13DW ONSEMI

获取价格

 		3.3V ECL Dual 1:3 Fanout Buffer
MC100LVEL13DW MOTOROLA

获取价格

 		Dual 1:3 Fanout Buffer
MC100LVEL13DWG ONSEMI

获取价格

 		3.3V ECL Dual 1:3 Fanout Buffer
MC100LVEL13DWR2 ONSEMI

获取价格

 		3.3V ECL Dual 1:3 Fanout Buffer
MC100LVEL13DWR2G ONSEMI

获取价格

 		3.3V ECL Dual 1:3 Fanout Buffer

与MC100LVEL12DTR2相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证