MC100E451FN

更新时间： 2024-11-19 22:46:23

品牌	Logo	应用领域
摩托罗拉 - MOTOROLA		触发器锁存器逻辑集成电路时钟
页数	文件大小	规格书
4页	116K
描述
6-BIT D REGISTER DIFFERENTIAL DATA AND CLOCK

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

MC100E451FN 技术参数

生命周期：	Transferred	零件包装代码：	QLCC
包装说明：	QCCJ, LDCC28,.5SQ	针数：	28
Reach Compliance Code：	unknown	HTS代码：	8542.39.00.01
风险等级：	5.2	Is Samacsys：	N
其他特性：	WITH DIFFERENTIAL CLOCK	系列：	100E
JESD-30 代码：	S-PQCC-J28	JESD-609代码：	e0
长度：	11.505 mm	逻辑集成电路类型：	D FLIP-FLOP
最大频率@ Nom-Sup：	1100000000 Hz	位数：	6
功能数量：	1	端子数量：	28
最高工作温度：	85 °C	最低工作温度：
输出特性：	OPEN-EMITTER	输出极性：	TRUE
封装主体材料：	PLASTIC/EPOXY	封装代码：	QCCJ
封装等效代码：	LDCC28,.5SQ	封装形状：	SQUARE
封装形式：	CHIP CARRIER	电源：	-4.5 V
最大电源电流（ICC）：	116 mA	传播延迟（tpd）：	0.85 ns
认证状态：	Not Qualified	座面最大高度：	4.57 mm
子类别：	FF/Latches	表面贴装：	YES
技术：	ECL	温度等级：	OTHER
端子面层：	Tin/Lead (Sn/Pb)	端子形式：	J BEND
端子节距：	1.27 mm	端子位置：	QUAD
触发器类型：	POSITIVE EDGE	宽度：	11.505 mm
最小 fmax：	1100 MHz	Base Number Matches：	1

MC100E451FN 数据手册

SEMICONDUCTOR TECHNICAL DATA

The MC10E/100E451 contains six D-type flip-flops with single-ended

outputs and differential data inputs. The common clock input is also

differential. The registers are triggered by a positive transition of the

positive clock (CLK) input.

A HIGH on the Master Reset (MR) input resets all Q outputs to LOW.

6-BIT D REGISTER

DIFFERENTIAL

DATA AND CLOCK

The V

output is intended for use as a reference voltage for

single-ended reception of ECL signals to that device only. When using for

this purpose, it is recommended that V

0.01µF capacitor.

is decoupled to V via a

The differential input structures are clamped so that the inputs of

unused registers can be left open without upsetting the bias network of

the device. The clamping action will assert the D and the CLK sides of the

inputs. Because of the edge triggered flip-flop nature of the device

simultaneously opening both the clock and data inputs will result in an

output which reaches an unidentified but valid state. Note that the input

clamps only operate when both inputs fall to 2.5V below V

• Differential Inputs: Data and Clock

• V

Output

FN SUFFIX

PLASTIC PACKAGE

CASE 776-02

• 1100MHz Min. Toggle Frequency

• Asynchronous Master Reset

• Extended 100E V

Range of – 4.2V to – 5.46V

• 75kΩ Input Pulldown Resistors

CCO

LOGIC DIAGRAM

CLK

Pinout: 28-Lead PLCC

(Top View)

CCO

* All V

and V

CCO

pins are tied together on the die.

PIN NAMES

Function

– D

+Data Input

– Data Input

CLK

+Clock Input

– Clock Input

Master Reset Input

– Q

Output

Data Outputs

12/93

Motorola, Inc. 1996

REV 2

2–1

12 3 4

中文翻译

下载PDF

与MC100E451FN相关器件

型号	品牌	获取价格	描述	数据表
MC100E451FNG	ONSEMI	获取价格	5V ECL 6−Bit D Register Differential Data and Clock
MC100E451FNR2	ONSEMI	获取价格	5V ECL 6−Bit D Register Differential Data and Clock
MC100E451FNR2	MOTOROLA	获取价格	D Flip-Flop, 100E Series, 1-Func, Positive Edge Triggered, 6-Bit, True Output, ECL, PQCC28
MC100E451FNR2G	ONSEMI	获取价格	5V ECL 6−Bit D Register Differential Data and Clock
MC100E452	ONSEMI	获取价格	5-BIT DIFFERENTIAL REGISTER
MC100E452FN	MOTOROLA	获取价格	5-BIT DIFFERENTIAL REGISTER
MC100E452FN	ONSEMI	获取价格	5V ECL 5-Bit Differential Register
MC100E452FNG	ONSEMI	获取价格	5V ECL 5-Bit Differential Register
MC100E452FNR2	ONSEMI	获取价格	5V ECL 5-Bit Differential Register
MC100E452FNR2G	ONSEMI	获取价格	5V ECL 5-Bit Differential Register

与MC100E451FN相关文章

解析光耦仿真器：升级光耦合器技术的必要性
2024-11-18

24
英伟达新一代Blackwell GPU过热问题致交付延迟
2024-11-18

16
国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
2024-11-14

48
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
2024-11-14

46

产品中心

服务支持

精选活动

关于我们

帮助中心

MC100E451FN

MC100E451FN 技术参数

MC100E451FN 数据手册

与MC100E451FN相关器件

与MC100E451FN相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

MC100E451FN

MC100E451FN 技术参数

MC100E451FN 数据手册

与MC100E451FN相关器件

与MC100E451FN相关文章

您还可以找

您在本页遇到什么问题？