Datasheet > 可编程逻辑 > 可编程逻辑器件> MACH221-7JC

MACH221-7JC

更新时间： 2024-10-28 22:51:31

品牌	Logo	应用领域
莱迪思 - LATTICE		可编程逻辑器件输入元件时钟
页数	文件大小	规格书
48页	1080K
描述
High-Performance EE CMOS Programmable Logic

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

MACH221-7JC 技术参数

是否Rohs认证：	不符合	生命周期：	Obsolete
零件包装代码：	LCC	包装说明：	PLASTIC, LCC-68
针数：	68	Reach Compliance Code：	unknown
ECCN代码：	EAR99	HTS代码：	8542.39.00.01
风险等级：	5.7	Is Samacsys：	N
其他特性：	NO	最大时钟频率：	95 MHz
系统内可编程：	NO	JESD-30 代码：	S-PQCC-J68
JESD-609代码：	e0	JTAG BST：	NO
长度：	24.2316 mm	湿度敏感等级：	3
专用输入次数：	2	I/O 线路数量：	64
宏单元数：	96	端子数量：	68
最高工作温度：	70 °C	最低工作温度：
组织：	2 DEDICATED INPUTS, 64 I/O	输出函数：	MACROCELL
封装主体材料：	PLASTIC/EPOXY	封装代码：	QCCJ
封装等效代码：	LDCC68,1.0SQ	封装形状：	SQUARE
封装形式：	CHIP CARRIER	电源：	5 V
可编程逻辑类型：	EE PLD	传播延迟：	7.5 ns
认证状态：	Not Qualified	座面最大高度：	4.57 mm
子类别：	Programmable Logic Devices	最大供电电压：	5.25 V
最小供电电压：	4.75 V	标称供电电压：	5 V
表面贴装：	YES	技术：	CMOS
温度等级：	COMMERCIAL	端子面层：	Tin/Lead (Sn85Pb15)
端子形式：	J BEND	端子节距：	1.27 mm
端子位置：	QUAD	宽度：	24.2316 mm
Base Number Matches：	1

MACH221-7JC 数据手册

MACH 1 and 2 CPLD Families

High-Performance EE CMOS Programmable Logic

FEATURES

High-performance electrically-erasable CMOS PLD families

32 to 128 macrocells

44 to 100 pins in cost-effective PLCC, PQFP and TQFP packages

SpeedLocking™ – guaranteed ﬁxed timing up to 16 product terms

Commercial 5/5.5/6/7.5/10/12/15-ns t and Industrial 7.5/10/12/14/18-ns t

Conﬁgurable macrocells

— Programmable polarity

— Registered or combinatorial outputs

— Internal and I/O feedback paths

— D-type or T-type ﬂip-ﬂops

— Output Enables

— Choice of clocks for each ﬂip-ﬂop

— Input registers for MACH 2 family

JTAG (IEEE 1149.1)-compatible, 5-V in-system programming available

Peripheral component interconnect (PCI) compliant at 5/5.5/6/7.5/10/12 ns

Safe for mixed supply voltage system designs

Bus-Friendly™ inputs and I/Os reduce risk of unw anted oscillatory outputs

Programmable pow er-dow n mode results in pow er savings of up to 75%

Supported by Vantis DesignDirect™ softw are for rapid logic development

— Supports HDL design methodologies with results optimized for Vantis

— Flexibility to adapt to user requirements

— Software partnerships that ensure customer success

Lattice/Vantis and third-party hardw are programming support

— Lattice/VantisPRO™ (formerly known as MACHPRO ) software for in-system programmability

support on PCs and Automated Test Equipment

— Programming support on all major programmers including Data I/O, BP Microsystems, Advin,

and System General

Publication# 1 4051

Amendment/0

Rev: K

Issue Date: November 1 998

12 3 4 5 6 7...48

中文翻译

下载PDF

与MACH221-7JC相关器件

型号	品牌	获取价格	描述	数据表
MACH221-7JC/1	LATTICE	获取价格	EE PLD, 7.5ns, CMOS, PQCC68,
MACH221-7VC	LATTICE	获取价格	EE PLD, PQFP100, TQFP-100
MACH221SP-10JC	LATTICE	获取价格	EE PLD, PQCC68, PLASTIC, LCC-68
MACH221SP-10YC	LATTICE	获取价格	High-Performance EE CMOS Programmable Logic
MACH221SP-10YC/1	LATTICE	获取价格	EE PLD, 10ns, CMOS, PQFP100,
MACH221SP-10YI	LATTICE	获取价格	High-Performance EE CMOS Programmable Logic
MACH221SP-12VC	LATTICE	获取价格	EE PLD, 12ns, 96-Cell, CMOS, PQFP100, TQFP-100
MACH221SP-12YC	LATTICE	获取价格	High-Performance EE CMOS Programmable Logic
MACH221SP-12YC	ROCHESTER	获取价格	EE PLD, 12 ns, PQFP100, METRIC, CAVITY-UP, PLASTIC, QFP-100
MACH221SP-12YC/1	LATTICE	获取价格	EE PLD, 12ns, CMOS, PQFP100,

与MACH221-7JC相关文章

三星深化印度制造布局，供应链本地化进程加速
2024-10-29

14
芯擎科技“星辰一号”自动驾驶芯片点亮成功，2025年量产在即
2024-10-29

16
纳微科技震撼发布GaNSlim革新氮化镓功率芯片
2024-10-18

40
意法半导体发布第四代SiC技术，助力电动汽车电驱
2024-10-15

47

产品中心

服务支持

精选活动

关于我们

帮助中心

MACH221-7JC

MACH221-7JC 技术参数

MACH221-7JC 数据手册

与MACH221-7JC相关器件

与MACH221-7JC相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

MACH221-7JC

MACH221-7JC 技术参数

MACH221-7JC 数据手册

与MACH221-7JC相关器件

与MACH221-7JC相关文章

您还可以找

您在本页遇到什么问题？