Datasheet > 可编程逻辑 > 可编程逻辑器件> MACH120-15JC

MACH120-15JC

更新时间： 2024-10-27 22:51:31

品牌	Logo	应用领域
莱迪思 - LATTICE		可编程逻辑器件输入元件时钟
页数	文件大小	规格书
20页	170K
描述
High-Performance EE CMOS Programmable Logic

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

MACH120-15JC 技术参数

是否Rohs认证：	不符合	生命周期：	Obsolete
零件包装代码：	LCC	包装说明：	PLASTIC, LCC-68
针数：	68	Reach Compliance Code：	unknown
ECCN代码：	EAR99	HTS代码：	8542.39.00.01
风险等级：	5.76	Is Samacsys：	N
其他特性：	NO	最大时钟频率：	50 MHz
系统内可编程：	NO	JESD-30 代码：	S-PQCC-J68
JESD-609代码：	e0	JTAG BST：	NO
长度：	24.2062 mm	湿度敏感等级：	3
专用输入次数：	4	I/O 线路数量：	48
宏单元数：	48	端子数量：	68
最高工作温度：	70 °C	最低工作温度：
组织：	4 DEDICATED INPUTS, 48 I/O	输出函数：	MACROCELL
封装主体材料：	PLASTIC/EPOXY	封装代码：	QCCJ
封装等效代码：	LDCC68,1.0SQ	封装形状：	SQUARE
封装形式：	CHIP CARRIER	电源：	5 V
可编程逻辑类型：	EE PLD	传播延迟：	15 ns
认证状态：	Not Qualified	座面最大高度：	4.57 mm
子类别：	Programmable Logic Devices	最大供电电压：	5.25 V
最小供电电压：	4.75 V	标称供电电压：	5 V
表面贴装：	YES	技术：	CMOS
温度等级：	COMMERCIAL	端子面层：	Tin/Lead (Sn85Pb15)
端子形式：	J BEND	端子节距：	1.27 mm
端子位置：	QUAD	宽度：	24.2062 mm
Base Number Matches：	1

MACH120-15JC 数据手册

MACH 1 & 2 FAMILIES

FINAL

COM’L: -12/15

IND: -18

Lattice Semiconductor

MACH120-12/15

High-Performance EE CMOS Programmable Logic

DISTINCTIVE CHARACTERISTICS

◆ 68 Pins in PLCC

◆ 48 Macrocells

◆ 12 ns t_PDCommercial, 18 ns t_PDIndustrial

◆ 77 MHz f_CNTCommercial

◆ 48 I/Os; 4 dedicated inputs; 4 dedicated inputs/clocks

◆ 48 Outputs

◆ 48 Flip-ﬂops; 4 clock choices

◆ 4 “PALCE26V12” blocks

◆ SpeedLocking™ for guaranteed ﬁxed timing

◆ Pin-compatible w ith the MACH221

GENERAL DESCRIPTION

The MACH120 is a member of the high-performance EE CMOS MACH 1 family. This device

has approximately ﬁve times the logic macrocell capability of the popular PALCE22V10 without

loss of speed.

The MACH120 consists of four PAL blocks interconnected by a programmable switch matrix.

The switch matrix connects the PAL blocks to each other and to all input pins, providing a high

degree of connectivity between the fully-connected PAL blocks. This allows designs to be placed

and routed efﬁciently.

The MACH120 macrocell provides either registered or combinatorial outputs with programmable

polarity. If a registered conﬁguration is chosen, the register can be conﬁgured as D-type or T-type

to help reduce the number of product terms. The register type decision can be made by the

designer or by the software. All macrocells can be connected to an I/O cell. If a buried macrocell

is desired, the internal feedback path from the macrocell can be used, which frees up the I/O pin

for use as an input.

Publication# 1 41 29

Amendment/0

Rev: J

Issue Date: November 1 997

12 3 4 5 6 7...20

中文翻译

下载PDF

与MACH120-15JC相关器件

型号	品牌	获取价格	描述	数据表
MACH120-18JI	LATTICE	获取价格	EE PLD, 18ns, 48-Cell, CMOS, PQCC68, PLASTIC, LCC-68
MACH120-20JC	LATTICE	获取价格	EE PLD, 20ns, 48-Cell, CMOS, PQCC68,
MACH120-24JI	LATTICE	获取价格	EE PLD, 24ns, 48-Cell, CMOS, PQCC68,
MACH130-15	LATTICE	获取价格	High-Density EE CMOS Programmable Logic
MACH130-15JC	LATTICE	获取价格	High-Density EE CMOS Programmable Logic
MACH130-15JC	ROCHESTER	获取价格	EE PLD, 15 ns, PQCC84, PLASTIC, LCC-84
MACH130-20/BXA	ROCHESTER	获取价格	EE PLD, 20ns, CQFP84, CERAMIC, QFP-84
MACH130-20JC	LATTICE	获取价格	High-Density EE CMOS Programmable Logic
MACH131-10JC	LATTICE	获取价格	EE PLD, 10ns, 64-Cell, CMOS, PQCC84, PLASTIC, LCC-84
MACH131-10JC/1	LATTICE	获取价格	High-Performance EE CMOS Programmable Logic

与MACH120-15JC相关文章

三星深化印度制造布局，供应链本地化进程加速
2024-10-29

12
芯擎科技“星辰一号”自动驾驶芯片点亮成功，2025年量产在即
2024-10-29

13
纳微科技震撼发布GaNSlim革新氮化镓功率芯片
2024-10-18

39
意法半导体发布第四代SiC技术，助力电动汽车电驱
2024-10-15

46

产品中心

服务支持

精选活动

关于我们

帮助中心

MACH120-15JC

MACH120-15JC 技术参数

MACH120-15JC 数据手册

与MACH120-15JC相关器件

与MACH120-15JC相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

MACH120-15JC

MACH120-15JC 技术参数

MACH120-15JC 数据手册

与MACH120-15JC相关器件

与MACH120-15JC相关文章

您还可以找

您在本页遇到什么问题？