M74HC137C1R

更新时间： 2024-09-12 22:37:15

品牌	Logo	应用领域
意法半导体 - STMICROELECTRONICS		解码器驱动器锁存器逻辑集成电路输入元件双倍数据速率
页数	文件大小	规格书
11页	258K
描述
3 TO 8 LINE DECODER/LATCH INVERTING

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

M74HC137C1R 技术参数

是否Rohs认证：	符合	生命周期：	Obsolete
零件包装代码：	QFN	包装说明：	CC-20
针数：	20	Reach Compliance Code：	compliant
ECCN代码：	EAR99	HTS代码：	8542.39.00.01
风险等级：	5.76	Is Samacsys：	N
其他特性：	ADDRESS LATCHES; 2 ENABLE INPUTS	系列：	HC/UH
JESD-30 代码：	S-PQCC-J20	JESD-609代码：	e3
长度：	8.9662 mm	负载电容（CL）：	50 pF
逻辑集成电路类型：	OTHER DECODER/DRIVER	最大I（ol）：	0.004 A
功能数量：	1	端子数量：	20
最高工作温度：	85 °C	最低工作温度：	-40 °C
输出极性：	INVERTED	封装主体材料：	PLASTIC/EPOXY
封装代码：	QCCJ	封装等效代码：	LDCC20,.4SQ
封装形状：	SQUARE	封装形式：	CHIP CARRIER
峰值回流温度（摄氏度）：	NOT SPECIFIED	电源：	2/6 V
Prop。Delay @ Nom-Sup：	22 ns	传播延迟（tpd）：	41 ns
认证状态：	Not Qualified	座面最大高度：	4.57 mm
子类别：	Decoder/Drivers	最大供电电压 (Vsup)：	6 V
最小供电电压 (Vsup)：	2 V	标称供电电压 (Vsup)：	5 V
表面贴装：	YES	技术：	CMOS
温度等级：	INDUSTRIAL	端子面层：	Matte Tin (Sn)
端子形式：	J BEND	端子节距：	1.27 mm
端子位置：	QUAD	处于峰值回流温度下的最长时间：	NOT SPECIFIED
宽度：	8.9662 mm	Base Number Matches：	1

M74HC137C1R 数据手册

M54HC137

M74HC137

3 TO 8 LINE DECODER/LATCH (INVERTING)

HIGH SPEED

t_PD= 11 ns (TYP.) AT V_CC= 5 V

LOW POWER DISSIPATION

I_CC= 4 µA (MAX.) AT T_A= 25 °C

HIGH NOISE IMMUNITY

V_NIH= V_NIL= 28 % V_CC(MIN.)

OUTPUT DRIVE CAPABILITY

10 LSTTL LOADS

SYMMETRICAL OUTPUT IMPEDANCE

IOH = I_OL= 4 mA (MIN.)

BALANCED PROPAGATION DELAYS

t_PLH= t_PHL

WIDE OPERATING VOLTAGE RANGE

B1R

(Plastic Package)

F1R

(Ceramic Package)

M1R

(Micro Package)

C1R

(Chip Carrier)

V_CC(OPR) = 2 V TO 6 V

PIN AND FUNCTION COMPATIBLE

WITH 54/74LS137

ORDER CODES :

M54HC137F1R

M74HC137B1R

M74HC137M1R

M74HC137C1R

DESCRIPTION

The M54/74HC137 is a high speed CMOS 3 TO 8LINE

DECODER/LATCH (INVERTING) fabricated in silicon

gate C²MOS technology. It has the same high speed

performance of LSTTL combined with true CMOS low

power consumption. This device is a 3 to 8line decoder

withlatches on thethree address inputs. When GL goes

from low tohigh, theaddress present at theselect inputs

(A, B and C) is stored in the latches. As long as GL re-

mains high no address changes will be recognized. Out-

put enable pins G1 and G2, control the state of the

outputs independently of the select or latch-enable in-

puts. All the outputs are high unless G1 is high and G2

is low. The HC137 is ideally suited for the implementa-

tion of glitch-free decoders in stored-address applica-

tions in bus oriented systems. All inputs are equipped

withprotection circuits against staticdischarge and tran-

sient excess voltage.

PIN CONNECTIONS (top view)

INPUT AND OUTPUT EQUIVALENT CIRCUIT

NC =

No Internal

Connection

February 1993

1/11

12 3 4 5 6 7...11

中文翻译

下载PDF

与M74HC137C1R相关器件

型号	品牌	获取价格	描述	数据表
M74HC137DP	MITSUBISHI	获取价格	Decoder/Driver, CMOS, PDSO16
M74HC137FP	MITSUBISHI	获取价格	Decoder/Driver, CMOS, PDSO16
M74HC137M1	STMICROELECTRONICS	获取价格	HC/UH SERIES, OTHER DECODER/DRIVER, INVERTED OUTPUT, PDSO16, GULLWING, PLASTIC, DIP-16
M74HC137M1R	STMICROELECTRONICS	获取价格	3 TO 8 LINE DECODER/LATCH INVERTING
M74HC137P	MITSUBISHI	获取价格	Decoder/Driver, CMOS, PDIP16
M74HC137RM13TR	STMICROELECTRONICS	获取价格	HC/UH SERIES, OTHER DECODER/DRIVER, INVERTED OUTPUT, PDSO16, SO-16
M74HC137TTR	STMICROELECTRONICS	获取价格	暂无描述
M74HC138	STMICROELECTRONICS	获取价格	3 TO 8 LINE DECODER (INVERTING)
M74HC138B1R	STMICROELECTRONICS	获取价格	3 TO 8 LINE DECODER (INVERTING)
M74HC138C1R	STMICROELECTRONICS	获取价格	3 TO 8 LINE DECODER INVERTING

与M74HC137C1R相关文章

SL74HC10N：高性能三输入与非门解析
2024-09-03

78
AIC1781A 电池充电控制器深度解析
2024-09-03

69
Pickering新高压舌簧继电器亮相汽车测试博览会
2024-08-26

100
采用MCU+MPU双处理器架构实现的创新应用设计探索
2024-08-23

114

产品中心

服务支持

精选活动

关于我们

帮助中心

M74HC137C1R

M74HC137C1R 技术参数

M74HC137C1R 数据手册

与M74HC137C1R相关器件

与M74HC137C1R相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

M74HC137C1R

M74HC137C1R 技术参数

M74HC137C1R 数据手册

与M74HC137C1R相关器件

与M74HC137C1R相关文章

您还可以找

您在本页遇到什么问题？