M74HC109C1R

更新时间： 2024-02-22 22:06:16

品牌	Logo	应用领域
意法半导体 - STMICROELECTRONICS		触发器锁存器逻辑集成电路
页数	文件大小	规格书
11页	251K
描述
DUAL J-K FLIP FLOP WITH PRESET AND CLEAR

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

M74HC109C1R 技术参数

是否Rohs认证：	符合	生命周期：	Obsolete
零件包装代码：	QLCC	包装说明：	PLASTIC, LCC-20
针数：	20	Reach Compliance Code：	compliant
HTS代码：	8542.39.00.01	风险等级：	5.73
Is Samacsys：	N	系列：	HC/UH
JESD-30 代码：	S-PQCC-J20	JESD-609代码：	e3
长度：	8.9662 mm	负载电容（CL）：	50 pF
逻辑集成电路类型：	J-KBAR FLIP-FLOP	最大频率@ Nom-Sup：	25000000 Hz
最大I（ol）：	0.004 A	位数：	2
功能数量：	2	端子数量：	20
最高工作温度：	85 °C	最低工作温度：	-40 °C
输出极性：	COMPLEMENTARY	封装主体材料：	PLASTIC/EPOXY
封装代码：	QCCJ	封装等效代码：	LDCC20,.4SQ
封装形状：	SQUARE	封装形式：	CHIP CARRIER
峰值回流温度（摄氏度）：	NOT SPECIFIED	电源：	2/6 V
传播延迟（tpd）：	38 ns	认证状态：	Not Qualified
座面最大高度：	4.57 mm	子类别：	FF/Latches
最大供电电压 (Vsup)：	6 V	最小供电电压 (Vsup)：	2 V
标称供电电压 (Vsup)：	5 V	表面贴装：	YES
技术：	CMOS	温度等级：	INDUSTRIAL
端子面层：	Matte Tin (Sn)	端子形式：	J BEND
端子节距：	1.27 mm	端子位置：	QUAD
处于峰值回流温度下的最长时间：	NOT SPECIFIED	触发器类型：	POSITIVE EDGE
宽度：	8.9662 mm	最小 fmax：	25 MHz
Base Number Matches：	1

M74HC109C1R 数据手册

M54HC109

M74HC109

DUAL J-K FLIP FLOP WITH PRESET AND CLEAR

HIGH SPEED

_MAX= 63 MHz (TYP.) AT V_CC= 5 V

LOW POWER DISSIPATION

_CC= 2 µA (MAX.) AT T_A= 25 °C

HIGH NOISE IMMUNITY

_NIH= V_NIL= 28 % V_CC(MIN.)

OUTPUT DRIVE CAPABILITY

10 LSTTL LOADS

SYMMETRICAL OUTPUT IMPEDANCE

I_OH= I_OL= 4 mA (MIN.)

BALANCED PROPAGATION DELAYS

t_PLH= t_PHL

WIDE OPERATING VOLTAGE RANGE

V_CC(OPR) = 2 V TO 6 V

PIN AND FUNCTION COMPATIBLE

WITH 54/74LS109

B1R

(Plastic Package)

F1R

(Ceramic Package)

M1R

(Micro Package)

C1R

(Chip Carrier)

ORDER CODES :

M54HC109F1R

M74HC109B1R

M74HC109M1R

M74HC109C1R

DESCRIPTION

The M54/74HC109 is a high speed CMOS DUAL J-

K FLIP-FLOP WITH PRESET AND CLEAR fabri-

cated in silicon gate C²MOS technology.

PIN CONNECTIONS (top view)

It has the same high speed performance of LSTTL

combined with true CMOS low power consumption.

In accordance with the logic level on the J and K

input is device changes state on positive going tran-

sitions of the clock pulse. CLEAR and PRESET are

independent of the clock and accomplished bya low

logic level on the corresponding input.

All inputs are equipped with protection circuits

against static discharge and transient excess volt-

age.

INPUT AND OUTPUT EQUIVALENT CIRCUIT

NC =

No Internal

Connection

December 1992

1/11

12 3 4 5 6 7...11

中文翻译

下载PDF

与M74HC109C1R相关器件

型号	品牌	获取价格	描述	数据表
M74HC109DP	MITSUBISHI	获取价格	J-K Flip-Flop, 2-Func, Positive Edge Triggered, CMOS, PDSO16
M74HC109F1	STMICROELECTRONICS	获取价格	HC/UH SERIES, DUAL POSITIVE EDGE TRIGGERED J-KBAR FLIP-FLOP, COMPLEMENTARY OUTPUT, CDIP16,
M74HC109F1R	STMICROELECTRONICS	获取价格	IC,FLIP-FLOP,DUAL,J/K TYPE,HC-CMOS,DIP,16PIN,CERAMIC
M74HC109M1	STMICROELECTRONICS	获取价格	暂无描述
M74HC109M1R	STMICROELECTRONICS	获取价格	DUAL J-K FLIP FLOP WITH PRESET AND CLEAR
M74HC109P	MITSUBISHI	获取价格	J-K Flip-Flop, 2-Func, Positive Edge Triggered, CMOS, PDIP16
M74HC109RM13TR	STMICROELECTRONICS	获取价格	DUAL J-K FLIP FLOP WITH PRESET AND CLEAR
M74HC109TTR	STMICROELECTRONICS	获取价格	DUAL J-K FLIP FLOP WITH PRESET AND CLEAR
M74HC10B1	STMICROELECTRONICS	获取价格	TRIPLE 3-INPUT NAND GATE
M74HC10B1R	STMICROELECTRONICS	获取价格	TRIPLE 3-INPUT NAND GATE

与M74HC109C1R相关文章

BSS138LT3G：一款高效能N沟道MOSFET的全面解析
2024-07-04

8
解读EGP10B二极管资料手册：产品特性、参数分析
2024-07-04

8
RT9164AGG手册资料详解：引脚信息、设计指南
2024-07-04

10
2SA1037KPT资料详解：产品特性、电气参数、设计指南
2024-07-04

11

产品中心

服务支持

精选活动

关于我们

帮助中心

M74HC109C1R

M74HC109C1R 技术参数

M74HC109C1R 数据手册

与M74HC109C1R相关器件

与M74HC109C1R相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

M74HC109C1R

M74HC109C1R 技术参数

M74HC109C1R 数据手册

与M74HC109C1R相关器件

与M74HC109C1R相关文章

您还可以找

您在本页遇到什么问题？