M74HC107M1

更新时间： 2024-09-29 13:00:07

品牌	Logo	应用领域
意法半导体 - STMICROELECTRONICS		触发器锁存器逻辑集成电路光电二极管
页数	文件大小	规格书
11页	251K
描述
HC/UH SERIES, DUAL NEGATIVE EDGE TRIGGERED J-K FLIP-FLOP, COMPLEMENTARY OUTPUT, PDSO14, MICRO, GULLWIING, PLASTIC, DIP-14

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

M74HC107M1 技术参数

是否Rohs认证：	不符合	生命周期：	Obsolete
零件包装代码：	SOIC	包装说明：	MICRO, GULLWIING, PLASTIC, DIP-14
针数：	14	Reach Compliance Code：	not_compliant
HTS代码：	8542.39.00.01	风险等级：	5.27
Is Samacsys：	N	系列：	HC/UH
JESD-30 代码：	R-PDSO-G14	JESD-609代码：	e0
长度：	8.65 mm	负载电容（CL）：	50 pF
逻辑集成电路类型：	J-K FLIP-FLOP	最大频率@ Nom-Sup：	24000000 Hz
最大I（ol）：	0.004 A	位数：	2
功能数量：	2	端子数量：	14
最高工作温度：	85 °C	最低工作温度：	-40 °C
输出极性：	COMPLEMENTARY	封装主体材料：	PLASTIC/EPOXY
封装代码：	SOP	封装等效代码：	SOP14,.25
封装形状：	RECTANGULAR	封装形式：	SMALL OUTLINE
峰值回流温度（摄氏度）：	NOT SPECIFIED	电源：	2/6 V
传播延迟（tpd）：	41 ns	认证状态：	Not Qualified
座面最大高度：	1.75 mm	子类别：	FF/Latches
最大供电电压 (Vsup)：	6 V	最小供电电压 (Vsup)：	2 V
标称供电电压 (Vsup)：	5 V	表面贴装：	YES
技术：	CMOS	温度等级：	INDUSTRIAL
端子面层：	Tin/Lead (Sn/Pb)	端子形式：	GULL WING
端子节距：	1.27 mm	端子位置：	DUAL
处于峰值回流温度下的最长时间：	NOT SPECIFIED	触发器类型：	NEGATIVE EDGE
宽度：	3.9 mm	最小 fmax：	24 MHz
Base Number Matches：	1

M74HC107M1 数据手册

M54HC107

M74HC107

DUAL J-K FLIP FLOP WITH CLEAR

HIGH SPEED

f_MAX= 75 MHz (TYP.) AT V_CC= 5 V

LOW POWER DISSIPATION

I_CC= 2 µA (MAX.) AT T_A= 25 °C

HIGH NOISE IMMUNITY

V_NIH= V_NIL= 28 % V_CC(MIN.)

OUTPUT DRIVE CAPABILITY

10 LSTTL LOADS

SYMMETRICAL OUTPUT IMPEDANCE

IOH = I_OL= 4 mA (MIN.)

BALANCED PROPAGATION DELAYS

t_PLH= t_PHL

WIDE OPERATING VOLTAGE RANGE

B1R

(Plastic Package)

F1R

(Ceramic Package)

M1R

(Micro Package)

C1R

(Chip Carrier)

V_CC(OPR) = 2 V TO 6 V

PIN AND FUNCTION COMPATIBLE WITH

54/74LS107

ORDER CODES :

M54HC107F1R

M74HC107B1R

M74HC107M1R

M74HC107C1R

PIN CONNECTIONS (top view)

DESCRIPTION

The M54/74HC107 is a high speed CMOS DUAL J-

K FLIPFLOP fabricated in silicon gate C²MOS tech-

nology. It has the same high speed performance of

LSTTL combined with true CMOS low power con-

sumption. These flip-flop are edge sensitive to the

clock input and change state on the negative going

transition of the clock pulse. Each one has inde-

pendent J, K, CLOCK, and CLEAR input and Q and

Q outputs. CLEAR is independent of the clock and

accomplished by a logic low on the input. All inputs

are equipped with protection circuits against static

discharge and transient excess voltage.

INPUT AND OUTPUT EQUIVALENT CIRCUIT

NC =

No Internal

Connection

October 1992

1/11

12 3 4 5 6 7...11

中文翻译

下载PDF

与M74HC107M1相关器件

型号	品牌	获取价格	描述	数据表
M74HC107M1R	STMICROELECTRONICS	获取价格	DUAL J-K FLIP FLOP WITH CLEAR
M74HC107P	MITSUBISHI	获取价格	J-K Flip-Flop, 2-Func, Negative Edge Triggered, CMOS, PDIP14
M74HC107RM13TR	STMICROELECTRONICS	获取价格	HC/UH SERIES, DUAL NEGATIVE EDGE TRIGGERED J-K FLIP-FLOP, COMPLEMENTARY OUTPUT, PDSO14, SO
M74HC107TTR	STMICROELECTRONICS	获取价格	暂无描述
M74HC109	STMICROELECTRONICS	获取价格	DUAL J-K FLIP FLOP WITH PRESET AND CLEAR
M74HC109_01	STMICROELECTRONICS	获取价格	DUAL J-K FLIP FLOP WITH PRESET AND CLEAR
M74HC109B1N	STMICROELECTRONICS	获取价格	HC/UH SERIES, DUAL POSITIVE EDGE TRIGGERED J-KBAR FLIP-FLOP, COMPLEMENTARY OUTPUT, PDIP16,
M74HC109B1R	STMICROELECTRONICS	获取价格	DUAL J-K FLIP FLOP WITH PRESET AND CLEAR
M74HC109C1	STMICROELECTRONICS	获取价格	HC/UH SERIES, DUAL POSITIVE EDGE TRIGGERED J-KBAR FLIP-FLOP, COMPLEMENTARY OUTPUT, PQCC20,
M74HC109C1R	STMICROELECTRONICS	获取价格	DUAL J-K FLIP FLOP WITH PRESET AND CLEAR

与M74HC107M1相关文章

塔塔电子与力积电达成技术转让协议，携手建设印度首座晶圆厂
2024-09-29

27
英特尔震撼发布：128核心256线程的至强6性能核处理器
2024-09-29

23
SK海力士量产12层HBM3E，容量高达36GB
2024-09-27

22
意法半导体传感器驱动Sphere，开启沉浸式电影新时代
2024-09-27

35

产品中心

服务支持

精选活动

关于我们

帮助中心

M74HC107M1

M74HC107M1 技术参数

M74HC107M1 数据手册

与M74HC107M1相关器件

与M74HC107M1相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

M74HC107M1

M74HC107M1 技术参数

M74HC107M1 数据手册

与M74HC107M1相关器件

与M74HC107M1相关文章

您还可以找

您在本页遇到什么问题？