Datasheet > M74HC107C1R

M74HC107C1R

更新时间： 2024-02-10 01:43:10

品牌	Logo	应用领域
意法半导体 - STMICROELECTRONICS		触发器
页数	文件大小	规格书
11页	251K
描述
DUAL J-K FLIP FLOP WITH CLEAR

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

M74HC107C1R 技术参数

是否Rohs认证：	符合	生命周期：	Obsolete
零件包装代码：	QLCC	包装说明：	QCCJ, LDCC20,.4SQ
针数：	20	Reach Compliance Code：	compliant
HTS代码：	8542.39.00.01	风险等级：	5.82
其他特性：	MASTER SLAVE OPERATION	系列：	HC/UH
JESD-30 代码：	S-PQCC-J20	JESD-609代码：	e3
长度：	8.9662 mm	负载电容（CL）：	50 pF
逻辑集成电路类型：	J-K FLIP-FLOP	最大频率@ Nom-Sup：	31000000 Hz
最大I（ol）：	0.004 A	位数：	2
功能数量：	2	端子数量：	20
最高工作温度：	85 °C	最低工作温度：	-40 °C
输出极性：	COMPLEMENTARY	封装主体材料：	PLASTIC/EPOXY
封装代码：	QCCJ	封装等效代码：	LDCC20,.4SQ
封装形状：	SQUARE	封装形式：	CHIP CARRIER
峰值回流温度（摄氏度）：	NOT SPECIFIED	电源：	2/6 V
传播延迟（tpd）：	31 ns	认证状态：	Not Qualified
座面最大高度：	4.57 mm	子类别：	FF/Latches
最大供电电压 (Vsup)：	6 V	最小供电电压 (Vsup)：	2 V
标称供电电压 (Vsup)：	5 V	表面贴装：	YES
技术：	CMOS	温度等级：	INDUSTRIAL
端子面层：	Matte Tin (Sn)	端子形式：	J BEND
端子节距：	1.27 mm	端子位置：	QUAD
处于峰值回流温度下的最长时间：	NOT SPECIFIED	触发器类型：	NEGATIVE EDGE
宽度：	8.9662 mm	最小 fmax：	25 MHz
Base Number Matches：	1

M74HC107C1R 数据手册

M54HC107

M74HC107

DUAL J-K FLIP FLOP WITH CLEAR

HIGH SPEED

f_MAX= 75 MHz (TYP.) AT V_CC= 5 V

LOW POWER DISSIPATION

I_CC= 2 µA (MAX.) AT T_A= 25 °C

HIGH NOISE IMMUNITY

V_NIH= V_NIL= 28 % V_CC(MIN.)

OUTPUT DRIVE CAPABILITY

10 LSTTL LOADS

SYMMETRICAL OUTPUT IMPEDANCE

IOH = I_OL= 4 mA (MIN.)

BALANCED PROPAGATION DELAYS

t_PLH= t_PHL

WIDE OPERATING VOLTAGE RANGE

B1R

(Plastic Package)

F1R

(Ceramic Package)

M1R

(Micro Package)

C1R

(Chip Carrier)

V_CC(OPR) = 2 V TO 6 V

PIN AND FUNCTION COMPATIBLE WITH

54/74LS107

ORDER CODES :

M54HC107F1R

M74HC107B1R

M74HC107M1R

M74HC107C1R

PIN CONNECTIONS (top view)

DESCRIPTION

The M54/74HC107 is a high speed CMOS DUAL J-

K FLIPFLOP fabricated in silicon gate C²MOS tech-

nology. It has the same high speed performance of

LSTTL combined with true CMOS low power con-

sumption. These flip-flop are edge sensitive to the

clock input and change state on the negative going

transition of the clock pulse. Each one has inde-

pendent J, K, CLOCK, and CLEAR input and Q and

Q outputs. CLEAR is independent of the clock and

accomplished by a logic low on the input. All inputs

are equipped with protection circuits against static

discharge and transient excess voltage.

INPUT AND OUTPUT EQUIVALENT CIRCUIT

NC =

No Internal

Connection

October 1992

1/11

12 3 4 5 6 7...11

中文翻译

下载PDF

与M74HC107C1R相关器件

型号	品牌	获取价格	描述	数据表
M74HC107F1	STMICROELECTRONICS	获取价格	HC/UH SERIES, DUAL NEGATIVE EDGE TRIGGERED J-K FLIP-FLOP, COMPLEMENTARY OUTPUT, CDIP14, FR
M74HC107FP	MITSUBISHI	获取价格	J-K Flip-Flop, 2-Func, Negative Edge Triggered, CMOS, PDSO14
M74HC107M1	STMICROELECTRONICS	获取价格	HC/UH SERIES, DUAL NEGATIVE EDGE TRIGGERED J-K FLIP-FLOP, COMPLEMENTARY OUTPUT, PDSO14, MI
M74HC107M1R	STMICROELECTRONICS	获取价格	DUAL J-K FLIP FLOP WITH CLEAR
M74HC107P	MITSUBISHI	获取价格	J-K Flip-Flop, 2-Func, Negative Edge Triggered, CMOS, PDIP14
M74HC107RM13TR	STMICROELECTRONICS	获取价格	HC/UH SERIES, DUAL NEGATIVE EDGE TRIGGERED J-K FLIP-FLOP, COMPLEMENTARY OUTPUT, PDSO14, SO
M74HC107TTR	STMICROELECTRONICS	获取价格	暂无描述
M74HC109	STMICROELECTRONICS	获取价格	DUAL J-K FLIP FLOP WITH PRESET AND CLEAR
M74HC109_01	STMICROELECTRONICS	获取价格	DUAL J-K FLIP FLOP WITH PRESET AND CLEAR
M74HC109B1N	STMICROELECTRONICS	获取价格	HC/UH SERIES, DUAL POSITIVE EDGE TRIGGERED J-KBAR FLIP-FLOP, COMPLEMENTARY OUTPUT, PDIP16,

与M74HC107C1R相关文章

BSS138LT3G：一款高效能N沟道MOSFET的全面解析
2024-07-04

8
解读EGP10B二极管资料手册：产品特性、参数分析
2024-07-04

8
RT9164AGG手册资料详解：引脚信息、设计指南
2024-07-04

10
2SA1037KPT资料详解：产品特性、电气参数、设计指南
2024-07-04

11

产品中心

服务支持

精选活动

关于我们

帮助中心

M74HC107C1R

M74HC107C1R 技术参数

M74HC107C1R 数据手册

与M74HC107C1R相关器件

与M74HC107C1R相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

M74HC107C1R

M74HC107C1R 技术参数

M74HC107C1R 数据手册

与M74HC107C1R相关器件

与M74HC107C1R相关文章

您还可以找

您在本页遇到什么问题？