5秒后页面跳转
捷配首页

Datasheet > 存储 > DRAM> M52S128324A-7BG
M52S128324A-7BG PDF预览

M52S128324A-7BG

更新时间： 2024-11-29 05:46:55
品牌 Logo 应用领域
晶豪 - ESMT 存储内存集成电路动态存储器
页数 文件大小 规格书
47页 750K
描述
1M x 32 Bit x 4 Banks Synchronous DRAM

阅读下载

中文翻译

获取价格

M52S128324A-7BG 技术参数

生命周期：Contact Manufacturer零件包装代码：BGA
包装说明：LFBGA,针数：90
Reach Compliance Code：unknownECCN代码：EAR99
HTS代码：8542.32.00.02风险等级：5.6
Is Samacsys：N访问模式：FOUR BANK PAGE BURST
最长访问时间：6 ns其他特性：AUTO/SELF REFRESH
JESD-30 代码：R-PBGA-B90长度：13 mm
内存密度：134217728 bit内存集成电路类型：SYNCHRONOUS DRAM
内存宽度：32功能数量：1
端口数量：1端子数量：90
字数：4194304 words字数代码：4000000
工作模式：SYNCHRONOUS最高工作温度：70 °C
最低工作温度：组织：4MX32
封装主体材料：PLASTIC/EPOXY封装代码：LFBGA
封装形状：RECTANGULAR封装形式：GRID ARRAY, LOW PROFILE, FINE PITCH
认证状态：Not Qualified座面最大高度：1.4 mm
自我刷新：YES最大供电电压 (Vsup)：2.7 V
最小供电电压 (Vsup)：2.3 V标称供电电压 (Vsup)：2.5 V
表面贴装：YES技术：CMOS
温度等级：COMMERCIAL端子形式：BALL
端子节距：0.8 mm端子位置：BOTTOM
宽度：8 mmBase Number Matches：1

M52S128324A-7BG 数据手册

 浏览型号M52S128324A-7BG的Datasheet PDF文件第2页浏览型号M52S128324A-7BG的Datasheet PDF文件第3页浏览型号M52S128324A-7BG的Datasheet PDF文件第4页浏览型号M52S128324A-7BG的Datasheet PDF文件第5页浏览型号M52S128324A-7BG的Datasheet PDF文件第6页浏览型号M52S128324A-7BG的Datasheet PDF文件第7页 
ESMT  
SDRAM  
M52S128324A  
1M x 32 Bit x 4 Banks  
Synchronous DRAM  
FEATURES  
ORDERING INFORMATION  
y
y
y
y
JEDEC standard 2.5V power supply  
LVTTL compatible with multiplexed address  
Four banks operation  
MRS cycle with address key programs  
- CAS Latency (1, 2 & 3 )  
- Burst Length ( 1, 2, 4, 8 & full page )  
- Burst Type ( Sequential & Interleave )  
All inputs are sampled at the positive going edge of the  
system clock  
MAX  
FREQ.  
Product No.  
PACKAGE COMMENTS  
M52S128324A-7TG 143MHz 86 TSOPII  
M52S128324A-7BG 143MHz 90 FBGA  
M52S128324A-10TG 100MHz 86 TSOPII  
M52S128324A-10BG 100MHz 90 FBGA  
Pb-free  
Pb-free  
Pb-free  
Pb-free  
y
y
Special function support  
- PASR (Partial Array Self Refresh)  
- TCSR (Temperature compensated Self Refresh)  
Issued by EMRS  
- DS (Driver Strength)  
y
y
y
DQM for masking  
Auto & self refresh  
64ms refresh period (4K cycle)  
GENERAL DESCRIPTION  
The M52S128324A is 134,217,728 bits synchronous high data rate Dynamic RAM organized as 4 x 1,048,576 words by 32 bits.  
Synchronous design allows precise cycle control with the use of system clock I/O transactions are possible on every clock cycle.  
Range of operating frequencies, programmable burst length and programmable latencies allow the same device to be useful for a  
variety of high bandwidth, high performance memory system applications.  
Elite Semiconductor Memory Technology Inc.  
Publication Date: Mar. 2009  
Revision: 1.4 1/47  
1234567...47

中文翻译

下载PDF

与M52S128324A-7BG相关器件

型号 品牌 获取价格 描述 数据表
M52S128324A-7TG ESMT

获取价格

 		1M x 32 Bit x 4 Banks Synchronous DRAM
M52S16161A ESMT

获取价格

 		512K x 16Bit x 2Banks Synchronous DRAM
M52S16161A_09 ESMT

获取价格

 		512K x 16Bit x 2Banks Mobile Synchronous DRAM
M52S16161A-10BG ESMT

获取价格

 		512K x 16Bit x 2Banks Synchronous DRAM
M52S16161A-10TG ESMT

获取价格

 		512K x 16Bit x 2Banks Synchronous DRAM
M52S16161A-10TG2J ESMT

获取价格

 		Synchronous DRAM, 1MX16, 9ns, CMOS, PDSO50, 0.400 X 0.875 INCH, 0.80 MM PITCH, LEAD FREE,
M52S16161A-6TG2J ESMT

获取价格

 		Synchronous DRAM, 1MX16, 5.5ns, CMOS, PDSO50, 0.400 X 0.875 INCH, 0.80 MM PITCH, LEAD FREE
M52S16161A-7.5TG2J ESMT

获取价格

 		Synchronous DRAM, 1MX16, 6ns, CMOS, PDSO50, 0.400 X 0.875 INCH, 0.80 MM PITCH, LEAD FREE,
M52S16161A-8BG ESMT

获取价格

 		512K x 16Bit x 2Banks Synchronous DRAM
M52S16161A-8TG ESMT

获取价格

 		512K x 16Bit x 2Banks Synchronous DRAM

与M52S128324A-7BG相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证