Datasheet > M13S32321A-6L

M13S32321A-6L

更新时间： 2024-02-23 14:09:14

品牌	Logo	应用领域
晶豪 - ESMT		动态存储器双倍数据速率
页数	文件大小	规格书
50页	819K
描述
256K x 32 Bit x 4 Banks Double Data Rate SDRAM

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

M13S32321A-6L 技术参数

生命周期：	Contact Manufacturer	零件包装代码：	QFP
包装说明：	LQFP,	针数：	100
Reach Compliance Code：	unknown	ECCN代码：	EAR99
HTS代码：	8542.32.00.02	风险等级：	5.45
访问模式：	FOUR BANK PAGE BURST	最长访问时间：	0.7 ns
其他特性：	AUTO/SELF REFRESH	JESD-30 代码：	R-PQFP-G100
长度：	20 mm	内存密度：	33554432 bit
内存集成电路类型：	DDR DRAM	内存宽度：	32
功能数量：	1	端口数量：	1
端子数量：	100	字数：	1048576 words
字数代码：	1000000	工作模式：	SYNCHRONOUS
最高工作温度：	70 °C	最低工作温度：
组织：	1MX32	封装主体材料：	PLASTIC/EPOXY
封装代码：	LQFP	封装形状：	RECTANGULAR
封装形式：	FLATPACK, LOW PROFILE	认证状态：	Not Qualified
座面最大高度：	1.6 mm	自我刷新：	YES
最大供电电压 (Vsup)：	2.625 V	最小供电电压 (Vsup)：	2.375 V
标称供电电压 (Vsup)：	2.5 V	表面贴装：	YES
技术：	CMOS	温度等级：	COMMERCIAL
端子形式：	GULL WING	端子节距：	0.65 mm
端子位置：	QUAD	宽度：	14 mm
Base Number Matches：	1

M13S32321A-6L 数据手册

ESMT

DDR SDRAM

M13S32321A

256K x 32 Bit x 4 Banks

Double Data Rate SDRAM

Features

JEDEC Standard

Internal pipelined double-data-rate architecture, two data access per clock cycle

Bi-directional data strobe (DQS)

On-chip DLL

Differential clock inputs (CLK and CLK )

DLL aligns DQ and DQS transition with CLK transition

Quad bank operation

CAS Latency : 3; 4

Burst Type : Sequential and Interleave

Burst Length : 2, 4, 8

All inputs except data & DM are sampled at the rising edge of the system clock(CLK)

Data I/O transitions on both edges of data strobe (DQS)

DQS is edge-aligned with data for reads; center-aligned with data for WRITE

Data mask (DM) for write masking only

V_DD= 2.375V ~ 2.625V, V_DDQ= 2.375V ~ 2.625V

Auto & Self refresh

32ms refresh period (4K cycle)

SSTL-2 I/O interface

100pin LQFP package

Ordering Information :

PRODUCT NO.

MAX FREQ

VDD

PACKAGE

COMMENTS

M13S32321A -5L

200MHz

2.5V

100 LQFP

Pb-free

M13S32321A -6L

166MHz

2.5V

100 LQFP

Pb-free

Elite Semiconductor Memory Technology Inc.

Publication Date : Jul. 2008

Revision : 1.1 1/50

12 3 4 5 6 7...50

中文翻译

下载PDF

与M13S32321A-6L相关器件

型号	品牌	获取价格	描述	数据表
M13S5121632A	ESMT	获取价格	8M x 16 Bit x 4 Banks Double Data Rate SDRAM
M13S5121632A-4TG2A	ESMT	获取价格	DDR DRAM, 32MX16, 0.7ns, CMOS, PDSO66, 0.400 X 0.875 INCH, 0.65 MM PITCH, LEAD FREE, TSOP2
M13S5121632A-4TG2R	ESMT	获取价格	DDR DRAM, 32MX16, 0.7ns, CMOS, PDSO66, 0.400 X 0.875 INCH, 0.65 MM PITCH, LEAD FREE, TSOP2
M13S5121632A-5TG	ESMT	获取价格	8M x 16 Bit x 4 Banks Double Data Rate SDRAM
M13S5121632A-5TG2A	ESMT	获取价格	DDR DRAM, 32MX16, 0.7ns, CMOS, PDSO66, 0.400 X 0.875 INCH, 0.65 MM PITCH, LEAD FREE, TSOP2
M13S5121632A-5TG2R	ESMT	获取价格	DDR DRAM, 32MX16, 0.7ns, CMOS, PDSO66, 0.400 X 0.875 INCH, 0.65 MM PITCH, LEAD FREE, TSOP2
M13S5121632A-5TG2S	ESMT	获取价格	DDR DRAM, 32MX16, 0.7ns, CMOS, PDSO66, 0.400 X 0.875 INCH, 0.65 MM PITCH, LEAD FREE, TSOP2
M13S5121632A-5TIG2S	ESMT	获取价格	DDR DRAM, 32MX16, 0.7ns, CMOS, PDSO66, 0.400 X 0.875 INCH, 0.65 MM PITCH, LEAD FREE, TSOP2
M13S5121632A-6TG2R	ESMT	获取价格	DDR DRAM, 32MX16, 0.7ns, CMOS, PDSO66, 0.400 X 0.875 INCH, 0.65 MM PITCH, LEAD FREE, TSOP2
M13S5121632A-6TG2S	ESMT	获取价格	DDR DRAM, 32MX16, 0.7ns, CMOS, PDSO66, 0.400 X 0.875 INCH, 0.65 MM PITCH, LEAD FREE, TSOP2

与M13S32321A-6L相关文章

MBRS340T3G手册解读：参数说明、产品特性及应用
2024-06-28

4
PMOS管背靠背连接：串联还是并联？
2024-06-28

4
高压电解电容的分类与选型策略
2024-06-28

5
数码管：基本概念、分类、技术发展及市场趋势
2024-06-27

11

产品中心

服务支持

精选活动

关于我们

帮助中心

M13S32321A-6L

M13S32321A-6L 技术参数

M13S32321A-6L 数据手册

与M13S32321A-6L相关器件

与M13S32321A-6L相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

M13S32321A-6L

M13S32321A-6L 技术参数

M13S32321A-6L 数据手册

与M13S32321A-6L相关器件

与M13S32321A-6L相关文章

您还可以找

您在本页遇到什么问题？