Datasheet > 存储 > DRAM> M13S128168A-4BG

M13S128168A-4BG

更新时间： 2024-02-11 15:18:30

品牌	Logo	应用领域
晶豪 - ESMT		存储内存集成电路动态存储器双倍数据速率
页数	文件大小	规格书
49页	1542K
描述
2M x 16 Bit x 4 Banks Double Data Rate SDRAM

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

M13S128168A-4BG 技术参数

生命周期：	Obsolete	零件包装代码：	TSOP2
包装说明：	TSOP2,	针数：	66
Reach Compliance Code：	unknown	ECCN代码：	EAR99
HTS代码：	8542.32.00.02	风险等级：	5.64
访问模式：	FOUR BANK PAGE BURST	最长访问时间：	0.75 ns
其他特性：	AUTO/SELF REFRESH	JESD-30 代码：	R-PDSO-G66
长度：	22.22 mm	内存密度：	134217728 bit
内存集成电路类型：	DDR DRAM	内存宽度：	16
功能数量：	1	端口数量：	1
端子数量：	66	字数：	8388608 words
字数代码：	8000000	工作模式：	SYNCHRONOUS
最高工作温度：	70 °C	最低工作温度：
组织：	8MX16	封装主体材料：	PLASTIC/EPOXY
封装代码：	TSOP2	封装形状：	RECTANGULAR
封装形式：	SMALL OUTLINE, THIN PROFILE	认证状态：	Not Qualified
座面最大高度：	1.2 mm	自我刷新：	YES
最大供电电压 (Vsup)：	2.8 V	最小供电电压 (Vsup)：	2.6 V
标称供电电压 (Vsup)：	2.7 V	表面贴装：	YES
技术：	CMOS	温度等级：	COMMERCIAL
端子形式：	GULL WING	端子节距：	0.65 mm
端子位置：	DUAL	宽度：	10.16 mm
Base Number Matches：	1

M13S128168A-4BG 数据手册

ESMT

DDR SDRAM

Features

M13S128168A

2M x 16 Bit x 4 Banks

Double Data Rate SDRAM

JEDEC Standard

Internal pipelined double-data-rate architecture, two data access per clock cycle

Bi-directional data strobe (DQS)

On-chip DLL

Differential clock inputs (CLK and CLK )

DLL aligns DQ and DQS transition with CLK transition

Quad bank operation

CAS Latency : 3

Burst Type : Sequential and Interleave

Burst Length : 2, 4, 8

All inputs except data & DM are sampled at the rising edge of the system clock(CLK)

Data I/O transitions on both edges of data strobe (DQS)

DQS is edge-aligned with data for reads; center-aligned with data for WRITE

Data mask (DM) for write masking only

V_DD= 2.375V ~ 2.75V, V_DDQ= 2.375V ~ 2.75V

V_DD= 2.6V ~ 2.8V, V_DDQ= 2.6V ~ 2.8V [for speed -4]

Auto & Self refresh

15.6us refresh interval (64ms refresh period, 4K cycle)

SSTL-2 I/O interface

66 pin TSOPII and 60 ball BGA package

Ordering Information

PRODUCT NO.

M13S128168A -4TG

M13S128168A -5TG

M13S128168A -6TG

M13S128168A -4BG

M13S128168A -5BG

M13S128168A -6BG

MAX FREQ

250MHz

200MHz

166MHz

250MHz

200MHz

166MHz

VDD

PACKAGE

COMMENTS

Pb-free

2.7V

TSOPII

Pb-free

2.5V

2.7V

2.5V

Pb-free

BGA

Pb-free

Elite Semiconductor Memory Technology Inc.

Publication Date : Dec. 2008

Revision : 2.2 1/49

12 3 4 5 6 7...49

中文翻译

下载PDF

与M13S128168A-4BG相关器件

型号	品牌	获取价格	描述	数据表
M13S128168A-4BG2N	ESMT	获取价格	DDR DRAM, 8MX16, 0.6ns, CMOS, PBGA60, 8 X 13 MM, 1.20 MM HEIGHT, 0.80 MM PITCH, LEAD FREE,
M13S128168A-4TG	ESMT	获取价格	2M x 16 Bit x 4 Banks Double Data Rate SDRAM
M13S128168A-4TG2N	ESMT	获取价格	DDR DRAM, 8MX16, 0.6ns, CMOS, PDSO66, 0.400 X 0.875 INCH, 0.65 MM PITCH, LEAD FREE, TSOP2-
M13S128168A-4TIG2N	ESMT	获取价格	Synchronous DRAM, 8MX16, 0.6ns, CMOS, PDSO66, 0.400 X 0.875 INCH, 0.65 MM PITCH, LEAD FREE
M13S128168A-4TVAG2N	ESMT	获取价格	Synchronous DRAM, 8MX16, 0.6ns, CMOS, PDSO66, 0.400 X 0.875 INCH, 0.65 MM PITCH, LEAD FREE
M13S128168A-4TVG2N	ESMT	获取价格	Synchronous DRAM, 8MX16, 0.6ns, CMOS, PDSO66, 0.400 X 0.875 INCH, 0.65 MM PITCH, LEAD FREE
M13S128168A-5BG	ESMT	获取价格	2M x 16 Bit x 4 Banks Double Data Rate SDRAM
M13S128168A-5BG2N	ESMT	获取价格	DDR DRAM, 8MX16, 0.7ns, CMOS, PBGA60, 8 X 13 MM, 1.20 MM HEIGHT, 0.80 MM PITCH, LEAD FREE,
M13S128168A-5BIG	ESMT	获取价格	2M x 16 Bit x 4 Banks Double Data Rate SDRAM
M13S128168A-5BIG2N	ESMT	获取价格	Synchronous DRAM, 8MX16, 0.7ns, CMOS, PBGA60, 8 X 13 MM, 1.20 MM HEIGHT, 0.80 MM PITCH, LE

与M13S128168A-4BG相关文章

共享储能电站：数据驱动与政策引领下的黄金机遇
2024-06-26

8
US1M数据手册解读：产品特性、替换型号推荐
2024-06-26

2
解析BAV99LT1G手册：参数分析、替换型号推荐
2024-06-26

1
解读BSS138PW数据手册：产品特性、电气参数及替换型号推荐
2024-06-26

3

产品中心

服务支持

精选活动

关于我们

帮助中心

M13S128168A-4BG

M13S128168A-4BG 技术参数

M13S128168A-4BG 数据手册

与M13S128168A-4BG相关器件

与M13S128168A-4BG相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

M13S128168A-4BG

M13S128168A-4BG 技术参数

M13S128168A-4BG 数据手册

与M13S128168A-4BG相关器件

与M13S128168A-4BG相关文章

您还可以找

您在本页遇到什么问题？