Datasheet > 存储 > DRAM> M12L128168A-7BG

M12L128168A-7BG

更新时间： 2024-01-19 21:14:27

品牌	Logo	应用领域
晶豪 - ESMT		动态存储器
页数	文件大小	规格书
45页	668K
描述
2M x 16 Bit x 4 Banks Synchronous DRAM

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

M12L128168A-7BG 技术参数

生命周期：	Contact Manufacturer	零件包装代码：	TSOP2
包装说明：	TSOP2,	针数：	54
Reach Compliance Code：	unknown	ECCN代码：	EAR99
HTS代码：	8542.32.00.02	风险等级：	5.09
访问模式：	FOUR BANK PAGE BURST	最长访问时间：	5.4 ns
其他特性：	AUTO/SELF REFRESH	JESD-30 代码：	R-PDSO-G54
长度：	22.22 mm	内存密度：	134217728 bit
内存集成电路类型：	SYNCHRONOUS DRAM	内存宽度：	16
功能数量：	1	端口数量：	1
端子数量：	54	字数：	8388608 words
字数代码：	8000000	工作模式：	SYNCHRONOUS
最高工作温度：	85 °C	最低工作温度：	-40 °C
组织：	8MX16	封装主体材料：	PLASTIC/EPOXY
封装代码：	TSOP2	封装形状：	RECTANGULAR
封装形式：	SMALL OUTLINE, THIN PROFILE	认证状态：	Not Qualified
座面最大高度：	1.2 mm	自我刷新：	YES
最大供电电压 (Vsup)：	3.6 V	最小供电电压 (Vsup)：	3 V
标称供电电压 (Vsup)：	3.3 V	表面贴装：	YES
技术：	CMOS	温度等级：	INDUSTRIAL
端子形式：	GULL WING	端子节距：	0.8 mm
端子位置：	DUAL	宽度：	10.16 mm
Base Number Matches：	1

M12L128168A-7BG 数据手册

ESMT

SDRAM

M12L128168A

2M x 16 Bit x 4 Banks

Synchronous DRAM

FEATURES

ORDERING INFORMATION

JEDEC standard 3.3V power supply

LVTTL compatible with multiplexed address

Four banks operation

MRS cycle with address key programs

- CAS Latency ( 2 & 3 )

- Burst Length ( 1, 2, 4, 8 & full page )

- Burst Type ( Sequential & Interleave )

All inputs are sampled at the positive going edge of the

system clock

Burst Read single write operation

DQM for masking

PRODUCT NO. MAX FREQ. PACKAGE COMMENTS

M12L128168A-5TG 200MHz

M12L128168A-5BG 200MHz 54 Ball FBGA

M12L128168A-6TG 166MHz 54 TSOP II

M12L128168A-6BG 166MHz 54 Ball FBGA

M12L128168A-7TG 143MHz 54 TSOP II

M12L128168A-7BG 143MHz 54 Ball FBGA

54 TSOP II

Pb-free

Auto & self refresh

64ms refresh period (4K cycle)

GENERAL DESCRIPTION

The M12L128168A is 134,217,728 bits synchronous high data rate Dynamic RAM organized as 4 x 2,097,152 words by 16 bits.

Synchronous design allows precise cycle control with the use of system clock I/O transactions are possible on every clock cycle.

Range of operating frequencies, programmable burst length and programmable latencies allow the same device to be useful for a

variety of high bandwidth, high performance memory system applications.

Pin Arrangement

Elite Semiconductor Memory Technology Inc.

Publication Date: Mar. 2009

Revision: 2.3 1/45

12 3 4 5 6 7...45

中文翻译

下载PDF

与M12L128168A-7BG相关器件

型号	品牌	获取价格	描述	数据表
M12L128168A-7BG2L	ESMT	获取价格	ABSOLUTE MAXIMUM RATINGS
M12L128168A-7BG2N	ESMT	获取价格	Synchronous DRAM, 8MX16, 5.4ns, CMOS, PBGA54, 8 X 8 MM, 1 MM HEIGHT, 0.80 MM PITCH, LEAD F
M12L128168A-7BIG	ESMT	获取价格	2M x 16 Bit x 4 Banks Synchronous DRAM
M12L128168A-7BIG2N	ESMT	获取价格	Synchronous DRAM, 8MX16, 5.4ns, CMOS, PBGA54, 8 X 8 MM, 1 MM HEIGHT, 0.80 MM PITCH, LEAD F
M12L128168A-7BVAG2N	ESMT	获取价格	Synchronous DRAM, 8MX16, 5.4ns, CMOS, PBGA54, 8 X 8 MM, 1 MM HEIGHT, 0.80 MM PITCH, LEAD F
M12L128168A-7BVG2N	ESMT	获取价格	Synchronous DRAM, 8MX16, 5.4ns, CMOS, PBGA54, 8 X 8 MM, 1 MM HEIGHT, 0.80 MM PITCH, LEAD F
M12L128168A-7T	ESMT	获取价格	2M x 16 Bit x 4 Banks Synchronous DRAM
M12L128168A-7TG	ESMT	获取价格	2M x 16 Bit x 4 Banks Synchronous DRAM
M12L128168A-7TG2L	ESMT	获取价格	ABSOLUTE MAXIMUM RATINGS
M12L128168A-7TG2N	ESMT	获取价格	Synchronous DRAM, 8MX16, 5.4ns, CMOS, PDSO54, 0.400 X 0.875 INCH, 0.80 MM PITCH, LEAD FREE

与M12L128168A-7BG相关文章

MBRS340T3G手册解读：参数说明、产品特性及应用
2024-06-28

4
PMOS管背靠背连接：串联还是并联？
2024-06-28

4
高压电解电容的分类与选型策略
2024-06-28

5
数码管：基本概念、分类、技术发展及市场趋势
2024-06-27

11

产品中心

服务支持

精选活动

关于我们

帮助中心

M12L128168A-7BG

M12L128168A-7BG 技术参数

M12L128168A-7BG 数据手册

与M12L128168A-7BG相关器件

与M12L128168A-7BG相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

M12L128168A-7BG

M12L128168A-7BG 技术参数

M12L128168A-7BG 数据手册

与M12L128168A-7BG相关器件

与M12L128168A-7BG相关文章

您还可以找

您在本页遇到什么问题？