5秒后页面跳转
捷配首页

Datasheet > 微控制器和处理器 > 时钟发生器> LMK04808BISQX/NOPB
LMK04808BISQX/NOPB PDF预览

LMK04808BISQX/NOPB

更新时间： 2024-11-06 11:07:55
品牌 Logo 应用领域
德州仪器 - TI 时钟控制器微控制器微控制器和处理器外围集成电路晶体时钟发生器
页数 文件大小 规格书
91页 985K
描述
具有双环路 PLL 和集成式 2.9GHz VCO 的低噪声时钟抖动消除器 | NKD | 64 | -40 to 85

阅读下载

中文翻译

获取价格

LMK04808BISQX/NOPB 技术参数

是否无铅： 不含铅是否Rohs认证： 符合
生命周期：Active包装说明：WQFN-64
Reach Compliance Code：compliantECCN代码：EAR99
HTS代码：8542.39.00.01Factory Lead Time：6 weeks
风险等级：0.82JESD-30 代码：S-PQCC-N64
JESD-609代码：e3长度：9 mm
湿度敏感等级：3端子数量：64
最高工作温度：85 °C最低工作温度：-40 °C
最大输出时钟频率：3072 MHz封装主体材料：PLASTIC/EPOXY
封装代码：HVQCCN封装形状：SQUARE
封装形式：CHIP CARRIER, HEAT SINK/SLUG, VERY THIN PROFILE峰值回流温度（摄氏度）：260
主时钟/晶体标称频率：20.5 MHz座面最大高度：0.8 mm
最大压摆率：590 mA最大供电电压：3.45 V
最小供电电压：3.15 V标称供电电压：3.3 V
表面贴装：YES技术：CMOS
温度等级：INDUSTRIAL端子面层：Matte Tin (Sn)
端子形式：NO LEAD端子节距：0.5 mm
端子位置：QUAD处于峰值回流温度下的最长时间：NOT SPECIFIED
宽度：9 mmuPs/uCs/外围集成电路类型：CLOCK GENERATOR, OTHER
Base Number Matches：1

LMK04808BISQX/NOPB 数据手册

 浏览型号LMK04808BISQX/NOPB的Datasheet PDF文件第2页浏览型号LMK04808BISQX/NOPB的Datasheet PDF文件第3页浏览型号LMK04808BISQX/NOPB的Datasheet PDF文件第4页浏览型号LMK04808BISQX/NOPB的Datasheet PDF文件第5页浏览型号LMK04808BISQX/NOPB的Datasheet PDF文件第6页浏览型号LMK04808BISQX/NOPB的Datasheet PDF文件第7页 
March 29, 2012  
LMK04800 Family  
Low-Noise Clock Jitter Cleaner with Dual Loop PLLs  
1.0 General Description  
2.0 Features  
The LMK04800 family is the industry's highest performance  
clock conditioner with superior clock jitter cleaning, genera-  
tion, and distribution with advanced features to meet next  
generation system requirements. The dual loop PLLat-  
inum™ architecture enables 111 fs rms jitter (12 kHz to 20  
MHz) using a low noise VCXO module or sub-200 fs rms jitter  
(12 kHz to 20 MHz) using a low cost external crystal and var-  
actor diode.  
Ultra-Low RMS Jitter Performance  
■
111 fs RMS jitter (12 kHz to 20 MHz)  
123 fs RMS jitter (100 Hz to 20 MHz)  
—
—
Dual Loop PLLatinum PLL Architecture  
■
PLL1  
—
Integrated Low-Noise Crystal Oscillator Circuit  
■
■
Holdover mode when input clocks are lost  
Automatic or manual triggering/recovery  
The dual loop architecture consists of two high-performance  
phase-locked loops (PLL), a low-noise crystal oscillator cir-  
cuit, and a high-performance voltage controlled oscillator  
(VCO). The first PLL (PLL1) provides a low-noise jitter cleaner  
function while the second PLL (PLL2) performs the clock gen-  
eration. PLL1 can be configured to either work with an exter-  
nal VCXO module or the integrated crystal oscillator with an  
external tunable crystal and varactor diode. When used with  
a very narrow loop bandwidth, PLL1 uses the superior close-  
in phase noise (offsets below 50 kHz) of the VCXO module  
or the tunable crystal to clean the input clock. The output of  
PLL1 is used as the clean input reference to PLL2 where it  
locks the integrated VCO. The loop bandwidth of PLL2 can  
be optimized to clean the far-out phase noise (offsets above  
50 kHz) where the integrated VCO outperforms the VCXO  
module or tunable crystal used in PLL1.  
—
PLL2  
—
Normalized [1 Hz] PLL noise floor of -227 dBc/Hz  
■
■
■
■
Phase detector rate up to 155 MHz  
OSCin frequency-doubler  
Integrated Low-Noise VCO  
2 redundant input clocks with LOS  
■
Automatic and manual switch-over modes  
—
50% duty cycle output divides, 1 to 1045 (even and odd)  
LVPECL, LVDS, or LVCMOS programmable outputs  
Precision digital delay, fixed or dynamically adjustable  
25 ps step analog delay control.  
■
■
■
■
■
14 differential outputs. Up to 26 single ended.  
Up to 6 VCXO/Crystal buffered outputs  
—
Device  
VCO Frequency  
1840 to 2030 MHz  
2148 to 2370 MHz  
2370 to 2600 MHz  
2750 to 3072 MHz  
Clock rates of up to 1536 MHz  
■
■
■
■
■
■
■
0-delay mode  
LMK04803B  
LMK04805B  
LMK04806B  
LMK04808B  
Three default clock outputs at power up  
Multi-mode: Dual PLL, single PLL, and clock distribution  
Industrial Temperature Range: -40 to 85 °C  
3.15 V to 3.45 V operation  
Package: 64-pin LLP (9.0 x 9.0 x 0.8 mm)  
3.0 Target Applications  
Data Converter Clocking / Wireless Infrastructure  
■
■
■
■
Networking, SONET/SDH, DSLAM  
Medical / Video / Military / Aerospace  
Test and Measurement  
30102340  
PLLatinum™ is a trademark of National Semiconductor Corporation.  
TRI-STATE® is a registered trademark of National Semiconductor Corporation.  
© 2012 Texas Instruments Incorporated  
301023 SNAS489I  
www.ti.com  
 
 
1234567...91

中文翻译

下载PDF

LMK04808BISQX/NOPB 替代型号

型号 品牌 替代类型 描述 数据表
LMK04808BISQ/NOPB TI

完全替代

 具有双环路 PLL 和集成式 2.9GHz VCO 的低噪声时钟抖动消除器 | NKD |
LMK04808BISQE/NOPB TI

类似代替

 Low-Noise Clock Jitter Cleaner with Dual Loop PLLs and Integrated 2.9 GHz VCO 64-WQFN -40

与LMK04808BISQX/NOPB相关器件

型号 品牌 获取价格 描述 数据表
LMK04816 TI

获取价格

 		LMK04816 Three Input Low-Noise Clock Jitter Cleaner with Dual Loop PLLs
LMK04816BISQ TI

获取价格

 		LMK04816 Three Input Low-Noise Clock Jitter Cleaner with Dual Loop PLLs
LMK04816BISQ/NOPB TI

获取价格

 		具有双环 PLL 的三输入低噪声时钟抖动消除器 | NKD | 64 | -40 to 8
LMK04816BISQE TI

获取价格

 		LMK04816 Three Input Low-Noise Clock Jitter Cleaner with Dual Loop PLLs
LMK04816BISQE/NOPB TI

获取价格

 		具有双环 PLL 的三输入低噪声时钟抖动消除器 | NKD | 64
LMK04816BISQX TI

获取价格

 		LMK04816 Three Input Low-Noise Clock Jitter Cleaner with Dual Loop PLLs
LMK04816BISQX/NOPB TI

获取价格

 		具有双环 PLL 的三输入低噪声时钟抖动消除器 | NKD | 64
LMK04821 TI

获取价格

 		支持 JESD204B 的超低抖动合成器和抖动消除器
LMK04821NKDR TI

获取价格

 		支持 JESD204B 的超低抖动合成器和抖动消除器 | NKD | 64 | -40 t
LMK04821NKDT TI

获取价格

 		支持 JESD204B 的超低抖动合成器和抖动消除器 | NKD | 64 | -40 t

与LMK04808BISQX/NOPB相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证