Datasheet > L21C11CM30

L21C11CM30

更新时间： 2024-09-24 21:00:51

品牌	Logo	应用领域
逻辑 - LOGIC		外围集成电路
页数	文件大小	规格书
5页	110K
描述
Pipeline Register, 8-Bit, CMOS, CDIP24, 0.300 INCH, CERAMIC, DIP-24

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

L21C11CM30 技术参数

是否Rohs认证：	不符合	生命周期：	Obsolete
零件包装代码：	DIP	包装说明：	DIP,
针数：	24	Reach Compliance Code：	unknown
ECCN代码：	3A001.A.2.C	HTS代码：	8542.39.00.01
风险等级：	5.92	Is Samacsys：	N
其他特性：	SELECTABLE DELAY LENGTH FROM 1 TO 16 STAGES; ICC SPECIFIED @ 5MHZ	边界扫描：	NO
外部数据总线宽度：	8	JESD-30 代码：	R-GDIP-T24
JESD-609代码：	e0	长度：	31.75 mm
低功率模式：	NO	湿度敏感等级：	3
端子数量：	24	最高工作温度：	125 °C
最低工作温度：	-55 °C	输出数据总线宽度：	8
封装主体材料：	CERAMIC, GLASS-SEALED	封装代码：	DIP
封装形状：	RECTANGULAR	封装形式：	IN-LINE
峰值回流温度（摄氏度）：	225	认证状态：	Not Qualified
座面最大高度：	5.08 mm	最大压摆率：	20 mA
最大供电电压：	5.5 V	最小供电电压：	4.5 V
标称供电电压：	5 V	表面贴装：	NO
技术：	CMOS	温度等级：	MILITARY
端子面层：	Tin/Lead (Sn/Pb)	端子形式：	THROUGH-HOLE
端子节距：	2.54 mm	端子位置：	DUAL
处于峰值回流温度下的最长时间：	NOT SPECIFIED	宽度：	7.62 mm
uPs/uCs/外围集成电路类型：	DSP PERIPHERAL, PIPELINE REGISTER	Base Number Matches：	1

L21C11CM30 数据手册

L21C11

DEVICES INCORPORATED

8-bit Variable Length Shift Register

L21C11

8-bit Variable Length Shift Register

DEVICES INCORPORATED

FEATURES

DESCRIPTION

The L21C11 is a high-speed, low

power CMOS variable length shift

wide, adjustable length shift regis-

ter. The shift register can be pro-

The Length Code (L3-0) controls the

number of delay stages applied to the

D7-0 inputs as shown in Table 1.

When the Length Code is 0, the input

is delayed by 1 clock period. When

❑ Variable Length 8-bit Wide Shift

❑ Selectable Delay Length from 1 to

16 Stages

❑ Low Power CMOS Technology

❑ Replaces TRW/Raytheon TMC2111

❑ Load, Shift, and Hold Instructions

❑ Separate Data In and Data Out Pins

❑ DECC SMD No. 5962-96793

grammed to any length from 1 to 16 the Length Code is 1, the delay is 2

stages inclusive. The length of the

shift register is determined by the

Length Code (L3-0) as shown in

Table 1.

clock periods, and so forth. The

Length Code inputs are latched on the

rising edge of CLK. The Length Code

value may be changed at any time

without affecting the contents of

registers R1 through R15.

❑ Available 100% Screened to

The data input is applied to a chain

of registers which are clocked on the

rising edge of the CLK input. These

registers are numbered R1 through

R15. A multiplexer serves to route

the contents of any register, R1

through R15, or the data input, D7-0,

to the output register, denoted R16.

Note that the minimum-length path

from data input to output is through

R16, consisting of a single stage of

delay.

MIL-STD-883, Class B

❑ Package Styles Available:

• 24-pin Plastic DIP

• 24-pin Ceramic DIP

• 28-pin Plastic LCC, J-Lead

• 28-pin Ceramic LCC

L21C11 BLOCK DIAGRAM

R15

R14

R13

D7-0

Y7-0

L3-0

CLK

TO ALL REGISTERS

OBSOLETE

Pipeline Registers

03/04/99–LDS.21C11-E

12 3 4 5

中文翻译

下载PDF

与L21C11CM30相关器件

型号	品牌	获取价格	描述	数据表
L21C11CMB20	LOGIC	获取价格	Pipeline Register, 8-Bit, CMOS, CDIP24, 0.300 INCH, CERAMIC, DIP-24
L21C11CMB25	LOGIC	获取价格	Pipeline Register, 8-Bit, CMOS, CDIP24, 0.300 INCH, CERAMIC, DIP-24
L21C11CMB30	ETC	获取价格	Shift Register， Octal
L21C11JC15	ETC	获取价格	Shift Register， Octal
L21C11JC20	ETC	获取价格	Shift Register， Octal
L21C11JC25	ETC	获取价格	Shift Register， Octal
L21C11KMB20	LOGIC	获取价格	Pipeline Register, 8-Bit, CMOS, CQCC28, 0.450 X 0.450 INCH, CERAMIC, LCC-28
L21C11KMB25	LOGIC	获取价格	Pipeline Register, 8-Bit, CMOS, CQCC28, 0.450 X 0.450 INCH, CERAMIC, LCC-28
L21C11KMB30	LOGIC	获取价格	Pipeline Register, 8-Bit, CMOS, CQCC28, 0.450 X 0.450 INCH, CERAMIC, LCC-28
L21C11PC15	ETC	获取价格	Shift Register， Octal

与L21C11CM30相关文章

SK海力士量产12层HBM3E，容量高达36GB
2024-09-27

5
意法半导体传感器驱动Sphere，开启沉浸式电影新时代
2024-09-27

10
摩尔斯微电子在美国约书亚树国家公园测试 Wi-Fi HaLow
2024-09-18

79
贸泽上架Tallysman TW5386智能GNSS天线
2024-09-18

71

产品中心

服务支持

精选活动

关于我们

帮助中心

L21C11CM30

L21C11CM30 技术参数

L21C11CM30 数据手册

与L21C11CM30相关器件

与L21C11CM30相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

L21C11CM30

L21C11CM30 技术参数

L21C11CM30 数据手册

与L21C11CM30相关器件

与L21C11CM30相关文章

您还可以找

您在本页遇到什么问题？