5秒后页面跳转
捷配首页

Datasheet > 逻辑 > 总线驱动器/收发器> JM38510/65761BRA
JM38510/65761BRA PDF预览

JM38510/65761BRA

更新时间： 2024-11-20 05:27:51
品牌 Logo 应用领域
德州仪器 - TI 总线驱动器总线收发器逻辑集成电路输出元件
页数 文件大小 规格书
15页 452K
描述
OCTAL BUFFERS AND LINE DRIVERS

阅读下载

中文翻译

获取价格

JM38510/65761BRA 技术参数

生命周期：Active零件包装代码：DIP
包装说明：DIP,针数：20
Reach Compliance Code：not_compliantECCN代码：EAR99
HTS代码：8542.39.00.01风险等级：5.13
Is Samacsys：N其他特性：WITH DUAL OUTPUT ENABLE
系列：HCTJESD-30 代码：R-GDIP-T20
长度：24.195 mm逻辑集成电路类型：BUS DRIVER
最大I（ol）：0.006 A位数：8
功能数量：1端口数量：2
端子数量：20最高工作温度：125 °C
最低工作温度：-55 °C输出特性：3-STATE
输出极性：TRUE封装主体材料：CERAMIC, GLASS-SEALED
封装代码：DIP封装形状：RECTANGULAR
封装形式：IN-LINE峰值回流温度（摄氏度）：NOT SPECIFIED
传播延迟（tpd）：49 ns认证状态：Not Qualified
筛选级别：MIL-M-38510 Class B座面最大高度：5.08 mm
最大供电电压 (Vsup)：5.5 V最小供电电压 (Vsup)：4.5 V
标称供电电压 (Vsup)：5 V表面贴装：NO
技术：CMOS温度等级：MILITARY
端子形式：THROUGH-HOLE端子节距：2.54 mm
端子位置：DUAL处于峰值回流温度下的最长时间：NOT SPECIFIED
宽度：7.62 mmBase Number Matches：1

JM38510/65761BRA 数据手册

 浏览型号JM38510/65761BRA的Datasheet PDF文件第2页浏览型号JM38510/65761BRA的Datasheet PDF文件第3页浏览型号JM38510/65761BRA的Datasheet PDF文件第4页浏览型号JM38510/65761BRA的Datasheet PDF文件第5页浏览型号JM38510/65761BRA的Datasheet PDF文件第6页浏览型号JM38510/65761BRA的Datasheet PDF文件第7页 
ꢀ
ꢁ
ꢂ
ꢃ
ꢄ
ꢅ
ꢆ
ꢂ
ꢃ
ꢇ
ꢈ
ꢀ
ꢁ
ꢉ
ꢃ
ꢊ ꢅꢆꢋꢌ ꢍꢎꢏ ꢏ ꢐꢑꢀ ꢋꢁꢒ ꢌ ꢓꢁꢐ ꢒ ꢑꢓ ꢔ ꢐꢑ  
ꢄ
ꢅ
ꢆ
ꢂ
ꢃ
ꢇ
ꢀ
ꢀ
ꢕ
ꢓ
ꢆ
ꢄ
ꢖ
ꢗ
ꢀ
ꢆ
ꢋ
ꢆ
ꢐ
ꢊ
ꢎ
ꢆ
ꢘ
ꢎ
ꢆ
SCLS306C − JANUARY 1996 − REVISED AUGUST 2003  
SN54HCT541 . . . J OR W PACKAGE  
SN74HCT541 . . . DB, DW, N, NS, OR PW PACKAGE  
(TOP VIEW)  
D
D
Operating Voltage Range of 4.5 V to 5.5 V  
High-Current 3-State Outputs Interface  
Directly With System Bus or Can Drive Up  
To 15 LSTTL Loads  
OE1  
A1  
A2  
A3  
A4  
A5  
A6  
A7  
A8  
V
CC  
OE2  
Y1  
1
2
3
4
5
6
7
8
9
20  
19  
18  
D
D
D
D
D
D
Low Power Consumption, 80-µA Max I  
CC  
Typical t = 12 ns  
pd  
6-mA Output Drive at 5 V  
17 Y2  
16 Y3  
15 Y4  
14 Y5  
13 Y6  
12 Y7  
11 Y8  
Low Input Current of 1 µA Max  
Inputs Are TTL-Voltage Compatible  
Data Flow-Through Pinout (All Inputs on  
Opposite Side From Outputs)  
GND 10  
description/ordering information  
SN54HCT541 . . . FK PACKAGE  
(TOP VIEW)  
These octal buffers and line drivers are designed  
to have the performance of the popular ’HC240  
series devices and to offer a pinout with inputs and  
outputs on opposite sides of the package. This  
arrangement greatly facilitates printed circuit  
board layout.  
3
2
1
20 19  
18  
Y1  
Y2  
Y3  
A3  
A4  
A5  
A6  
A7  
4
5
6
7
8
17  
16  
The 3-state control gate is a 2-input NOR. If either  
output-enable (OE1 or OE2) input is high, all eight  
outputs are in the high-impedance state. The  
’HCT541 devices provide true data at the outputs.  
15 Y4  
14  
Y5  
9 10 11 12 13  
ORDERING INFORMATION  
ORDERABLE  
PART NUMBER  
TOP-SIDE  
MARKING  
†
PACKAGE  
T
A
PDIP − N  
Tube of 20  
Tube of 25  
Reel of 2000  
Reel of 2000  
Reel of 2000  
Tube of 70  
Reel of 2000  
Reel of 250  
Tube of 20  
Tube of 85  
Tube of 55  
SN74HCT541N  
SN74HCT541N  
SN74HCT541DW  
SN74HCT541DWR  
SN74HCT541NSR  
SN74HCT541DBR  
SN74HCT541PW  
SN74HCT541PWR  
SN74HCT541PWT  
SNJ54HCT541J  
SOIC − DW  
HCT541  
SOP − NS  
HCT541  
HT541  
−40°C to 85°C  
SSOP − DB  
TSSOP − PW  
HT541  
CDIP − J  
CFP − W  
LCCC − FK  
SNJ54HCT541J  
SNJ54HCT541W  
SNJ54HCT541W  
SNJ54HCT541FK  
−55°C to 125°C  
SNJ54HCT541FK  
†
Package drawings, standard packing quantities, thermal data, symbolization, and PCB design guidelines are  
available at www.ti.com/sc/package.  
Please be aware that an important notice concerning availability, standard warranty, and use in critical applications of  
Texas Instruments semiconductor products and disclaimers thereto appears at the end of this data sheet.  
ꢘ
ꢘ
ꢑ
ꢊ
ꢨ
ꢒ
ꢣ
ꢟ
ꢎ
ꢅ
ꢡ
ꢆ
ꢢ
ꢬ
ꢓ
ꢜ
ꢊ
ꢚ
ꢝ
ꢁ
ꢛ
ꢒ
ꢋ
ꢆ
ꢋ
ꢙ
ꢚ
ꢤ
ꢣ
ꢛ
ꢜ
ꢢ
ꢢ
ꢝ
ꢞ
ꢟ
ꢟ
ꢚ
ꢠ
ꢠ
ꢙ
ꢙ
ꢥ
ꢜ
ꢜ
ꢝ
ꢚ
ꢚ
ꢜ
ꢙ
ꢡ
ꢡ
ꢥ
ꢡ
ꢢ
ꢣ
ꢝ
ꢝ
ꢤ
ꢤ
ꢚ
ꢠ
ꢟ
ꢞ
ꢡ
ꢡ
ꢡ
ꢚ
ꢜ
ꢛ
ꢥ
ꢣ
ꢦ
ꢡ
ꢡ
ꢧ
ꢙ
ꢢ
ꢟ
ꢡ
ꢠ
ꢙ
ꢠ
ꢭ
ꢜ
ꢝ
ꢚ
ꢣ
ꢨ
ꢟ
ꢚ
ꢨ
ꢠ
ꢠ
ꢤ
ꢡ
ꢤ
ꢩ
Copyright 2003, Texas Instruments Incorporated  
ꢊ ꢚ ꢥ ꢝ ꢜꢨ ꢣꢢ ꢠꢡ ꢢꢜ ꢞꢥ ꢧꢙ ꢟꢚ ꢠ ꢠꢜ ꢯꢓ ꢌꢗ ꢘꢑ ꢏ ꢗꢖꢰꢂ ꢖꢂꢈ ꢟꢧꢧ ꢥꢟ ꢝ ꢟ ꢞꢤ ꢠꢤꢝ ꢡ ꢟ ꢝ ꢤ ꢠꢤ ꢡꢠꢤ ꢨ  
ꢝ
ꢜ
ꢢ
ꢠ
ꢜ
ꢝ
ꢞ
ꢠ
ꢜ
ꢡ
ꢥ
ꢙ
ꢛ
ꢙ
ꢢ
ꢤ
ꢝ
ꢠ
ꢪ
ꢠ
ꢤ
ꢝ
ꢜ
ꢛ
ꢆ
ꢤ
ꢫ
ꢟ
ꢓ
ꢚ
ꢞ
ꢤ
ꢡ
ꢠ
ꢟ
ꢚ
ꢨ
ꢝ
ꢨ
ꢟ
ꢠ ꢤ ꢡ ꢠꢙ ꢚꢮ ꢜꢛ ꢟ ꢧꢧ ꢥꢟ ꢝ ꢟ ꢞ ꢤ ꢠ ꢤ ꢝ ꢡ ꢩ  
ꢝ
ꢟ
ꢚ
ꢠ
ꢭ
ꢩ
ꢘ
ꢝ
ꢜ
ꢨ
ꢠ
ꢙ
ꢜ
ꢢ
ꢤ
ꢡ
ꢙ
ꢚ
ꢮ
ꢨ
ꢜ
ꢤ
ꢜ
ꢠ
ꢚ
ꢤ
ꢢ
ꢤ
ꢡ
ꢟ
ꢝ
ꢙ
ꢧ
ꢙ
ꢚ
ꢢ
ꢧ
ꢣ
ꢣ ꢚꢧ ꢤꢡꢡ ꢜ ꢠꢪꢤ ꢝ ꢬꢙ ꢡꢤ ꢚ ꢜꢠꢤ ꢨꢩ ꢊ ꢚ ꢟꢧ ꢧ ꢜ ꢠꢪꢤ ꢝ ꢥꢝ ꢜ ꢨꢣꢢ ꢠꢡ ꢈ ꢥꢝ ꢜ ꢨꢣꢢ ꢠꢙꢜ ꢚ  
ꢠ
ꢥ
ꢝ
ꢜ
ꢢ
ꢤ
ꢡ
ꢡ
ꢙ
ꢚ
ꢮ
ꢨ
ꢜ
ꢤ
ꢡ
ꢚ
ꢜ
ꢠ
ꢚ
ꢤ
ꢢ
ꢤ
ꢡ
ꢡ
ꢟ
ꢝ
ꢙ
ꢧ
ꢭ
ꢙ
ꢚ
ꢢ
ꢧ
ꢣ
ꢨ
ꢤ
ꢠ
ꢤ
ꢡ
ꢙ
ꢚ
ꢮ
ꢜ
ꢛ
ꢟ
ꢧ
ꢧ
ꢥ
ꢟ
ꢝ
ꢟ
ꢞ
ꢤ
ꢠ
ꢤ
ꢝ
ꢡ
ꢩ
1
POST OFFICE BOX 655303 • DALLAS, TEXAS 75265  
1234567...15

中文翻译

下载PDF

JM38510/65761BRA 替代型号

型号 品牌 替代类型 描述 数据表
CD74HCT541EE4 TI

完全替代

 High-Speed CMOS Logic Octal Buffer and Line Drivers, Three-State
CD74HCT541E TI

完全替代

 High Speed CMOS Logic Octal Buffer and Line Drivers, Three-State
SNJ54HCT541J TI

完全替代

 OCTAL BUFFERS AND LINE DRIVERS WITH 3 STATE OUTPUTS

与JM38510/65761BRA相关器件

型号 品牌 获取价格 描述 数据表
JM38510/65802B2A TI

获取价格

 		3-LINE TO 8-LINE DECODERS/DEMULTIPLEXERS
JM38510/65802BEA TI

获取价格

 		3-LINE TO 8-LINE DECODERS/DEMULTIPLEXERS
JM38510/65802BFA TI

获取价格

 		3-LINE TO 8-LINE DECODERS/DEMULTIPLEXERS
JM38510/65803BEA TI

获取价格

 		DUAL 2-LINE TO 4-LINE DECODERS/DEMULTIPLEXERS
JM38510/65803BFA TI

获取价格

 		DUAL 2-LINE TO 4-LINE DECODERS/DEMULTIPLEXERS
JM38510/65852BEA TI

获取价格

 		3 线至 8 线解码器/多路解复用器 | J | 16 | -55 to 125
JM38510/66302BEA TI

获取价格

 		4-BIT SYNCHRONOUS BINARY COUNTERS
JM38510/66302BFA TI

获取价格

 		4-BIT SYNCHRONOUS BINARY COUNTERS
JM38510/66304BEA TI

获取价格

 		4-BIT SYNCHRONOUS BINARY COUNTERS
JM38510/66304BEX TI

获取价格

 		HC/UH SERIES, SYN POSITIVE EDGE TRIGGERED 4-BIT UP BINARY COUNTER, CDIP16, CERAMIC, DIP-16

与JM38510/65761BRA相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证