5秒后页面跳转
捷配首页

Datasheet > 逻辑 > 触发器/锁存器> JM38510/65307BEA
JM38510/65307BEA PDF预览

JM38510/65307BEA

更新时间： 2024-11-02 11:07:07
品牌 Logo 应用领域
德州仪器 - TI 逻辑集成电路触发器锁存器
页数 文件大小 规格书
22页 1176K
描述
具有清零端的六路 D 型触发器 | J | 16 | -55 to 125

阅读下载

中文翻译

获取价格

JM38510/65307BEA 技术参数

生命周期：Active零件包装代码：DIP
包装说明：DIP,针数：16
Reach Compliance Code：not_compliantHTS代码：8542.39.00.01
风险等级：1.17系列：HC/UH
JESD-30 代码：R-GDIP-T16长度：19.56 mm
负载电容（CL）：50 pF逻辑集成电路类型：D FLIP-FLOP
最大频率@ Nom-Sup：21000000 Hz最大I（ol）：0.0052 A
位数：6功能数量：1
端子数量：16最高工作温度：125 °C
最低工作温度：-55 °C输出极性：TRUE
封装主体材料：CERAMIC, GLASS-SEALED封装代码：DIP
封装形状：RECTANGULAR封装形式：IN-LINE
包装方法：TUBE峰值回流温度（摄氏度）：NOT SPECIFIED
最大电源电流（ICC）：0.08 mAProp。Delay @ Nom-Sup：48 ns
传播延迟（tpd）：240 ns认证状态：Not Qualified
筛选级别：MIL-M-38510 Class B座面最大高度：5.08 mm
最大供电电压 (Vsup)：6 V最小供电电压 (Vsup)：2 V
标称供电电压 (Vsup)：5 V表面贴装：NO
技术：CMOS温度等级：MILITARY
端子形式：THROUGH-HOLE端子节距：2.54 mm
端子位置：DUAL处于峰值回流温度下的最长时间：NOT SPECIFIED
触发器类型：POSITIVE EDGE宽度：6.92 mm
最小 fmax：25 MHzBase Number Matches：1

JM38510/65307BEA 数据手册

 浏览型号JM38510/65307BEA的Datasheet PDF文件第2页浏览型号JM38510/65307BEA的Datasheet PDF文件第3页浏览型号JM38510/65307BEA的Datasheet PDF文件第4页浏览型号JM38510/65307BEA的Datasheet PDF文件第5页浏览型号JM38510/65307BEA的Datasheet PDF文件第6页浏览型号JM38510/65307BEA的Datasheet PDF文件第7页 
ꢀꢁꢂ ꢃ ꢄꢅ ꢆ ꢇꢃ ꢈ ꢀꢁꢇ ꢃꢄ ꢅꢆ ꢇꢃ  
ꢄꢉ ꢊ ꢋꢌꢍ ꢎꢏ ꢉ ꢐ ꢑ ꢒꢏ ꢌ ꢐꢑꢓ ꢏ ꢀ  
ꢔ ꢒꢍꢄ ꢅ ꢑꢉ ꢕꢖ  
SCLS119D − DECEMBER 1982 − REVISED SEPTEMBER 2003  
SN54HC174 . . . J OR W PACKAGE  
SN74HC174 . . . D, DB, N, NS, OR PW PACKAGE  
(TOP VIEW)  
D
D
D
D
D
D
D
Wide Operating Voltage Range of 2 V to 6 V  
Outputs Can Drive Up To 10 LSTTL Loads  
Low Power Consumption, 80-µA Max I  
CC  
CLR  
1Q  
V
CC  
1
2
3
4
5
6
7
8
16  
Typical t = 14 ns  
pd  
4-mA Output Drive at 5 V  
15 6Q  
14 6D  
13 5D  
12 5Q  
1D  
2D  
2Q  
Low Input Current of 1 µA Max  
Contain Six Flip-Flops With Single-Rail  
Outputs  
11  
10  
9
3D  
3Q  
GND  
4D  
4Q  
CLK  
D
Applications Include:  
− Buffer/Storage Registers  
− Shift Registers  
− Pattern Generators  
SN54HC174 . . . FK PACKAGE  
(TOP VIEW)  
description/ordering information  
These positive-edge-triggered D-type flip-flops  
have a direct clear (CLR) input.  
3
2
1
20 19  
18  
1D  
2D  
NC  
2Q  
3D  
6D  
5D  
4
5
6
7
8
Information at the data (D) inputs meeting the  
setup time requirements is transferred to the  
outputs on the positive-going edge of the clock  
(CLK) pulse. Clock triggering occurs at a  
particular voltage level and is not directly related  
to the transition time of the positive-going edge of  
CLK. When CLK is at either the high or low level,  
the D input has no effect at the output.  
17  
16 NC  
15  
14  
5Q  
4D  
9 10 11 12 13  
NC − No internal connection  
ORDERING INFORMATION  
ORDERABLE  
PART NUMBER  
TOP-SIDE  
MARKING  
†
†
T
A
PACKAGE  
PDIP − N  
PACKAGE  
Tube of 25  
Tube of 40  
SN74HC174N  
SN74HC174N  
SN74HC174D  
Reel of 2500  
Reel of 250  
Reel of 2000  
Reel of 2000  
Tube of 90  
SN74HC174DR  
SN74HC174DT  
SN74HC174NSR  
SN74HC174DBR  
SN74HC174PW  
SN74HC174PWR  
SN74HC174PWT  
SNJ54HC174J  
SOIC − D  
HC174  
SOP − NS  
HC174  
HC174  
−40°C to 85°C  
SSOP − DB  
Reel of 2000  
Reel of 250  
Tube of 25  
TSSOP − PW  
HC174  
CDIP − J  
CFP − W  
LCCC − FK  
SNJ54HC174J  
SNJ54HC174W  
SNJ54HC174FK  
Tube of 150  
Tube of 55  
SNJ54HC174W  
SNJ54HC174FK  
−55°C to 125°C  
†
Package drawings, standard packing quantities, thermal data, symbolization, and PCB design guidelines are  
available at www.ti.com/sc/package.  
Please be aware that an important notice concerning availability, standard warranty, and use in critical applications of  
Texas Instruments semiconductor products and disclaimers thereto appears at the end of this data sheet.  
ꢏ
ꢏ
ꢖ
ꢓ
ꢧ
ꢋ
ꢢ
ꢞ
ꢗ
ꢅ
ꢠ
ꢍ
ꢡ
ꢫ
ꢒ
ꢛ
ꢓ
ꢙ
ꢜ
ꢁ
ꢚ
ꢋ
ꢕ
ꢍ
ꢕ
ꢘ
ꢙ
ꢣ
ꢢ
ꢚ
ꢛ
ꢡ
ꢡ
ꢜ
ꢝ
ꢞ
ꢞ
ꢙ
ꢟ
ꢟ
ꢘ
ꢘ
ꢤ
ꢛ
ꢛ
ꢜ
ꢙ
ꢙ
ꢛ
ꢘ
ꢠ
ꢠ
ꢤ
ꢠ
ꢡ
ꢢ
ꢜ
ꢜ
ꢣ
ꢣ
ꢙ
ꢟ
ꢞ
ꢝ
ꢠ
ꢠ
ꢠ
ꢙ
ꢛ
ꢚ
ꢤ
ꢢ
ꢥ
ꢠ
ꢠ
ꢦ
ꢘ
ꢡ
ꢞ
ꢠ
ꢟ
ꢘ
ꢟ
ꢬ
ꢛ
ꢜ
ꢙ
ꢢ
ꢧ
ꢞ
ꢙ
ꢧ
ꢟ
ꢟ
ꢣ
ꢠ
ꢣ
ꢨ
Copyright 2003, Texas Instruments Incorporated  
ꢓ ꢙ ꢤ ꢜ ꢛꢧ ꢢꢡ ꢟꢠ ꢡꢛ ꢝꢤ ꢦꢘ ꢞꢙ ꢟ ꢟꢛ ꢮꢒ ꢑꢌ ꢏꢖ ꢐ ꢌꢯꢰꢂ ꢯꢂꢈ ꢞꢦꢦ ꢤꢞ ꢜ ꢞ ꢝꢣ ꢟꢣꢜ ꢠ ꢞ ꢜ ꢣ ꢟꢣ ꢠꢟꢣ ꢧ  
ꢜ
ꢛ
ꢡ
ꢟ
ꢛ
ꢜ
ꢝ
ꢟ
ꢛ
ꢠ
ꢤ
ꢘ
ꢚ
ꢘ
ꢡ
ꢣ
ꢜ
ꢟ
ꢩ
ꢟ
ꢣ
ꢜ
ꢛ
ꢚ
ꢍ
ꢣ
ꢪ
ꢞ
ꢒ
ꢙ
ꢝ
ꢣ
ꢠ
ꢟ
ꢞ
ꢙ
ꢧ
ꢜ
ꢧ
ꢞ
ꢟ ꢣ ꢠ ꢟꢘ ꢙꢭ ꢛꢚ ꢞ ꢦꢦ ꢤꢞ ꢜ ꢞ ꢝ ꢣ ꢟ ꢣ ꢜ ꢠ ꢨ  
ꢜ
ꢞ
ꢙ
ꢟ
ꢬ
ꢨ
ꢏ
ꢜ
ꢛ
ꢧ
ꢟ
ꢘ
ꢛ
ꢡ
ꢣ
ꢠ
ꢘ
ꢙ
ꢭ
ꢧ
ꢛ
ꢣ
ꢛ
ꢟ
ꢙ
ꢣ
ꢡ
ꢣ
ꢠ
ꢞ
ꢜ
ꢘ
ꢦ
ꢘ
ꢙ
ꢡ
ꢦ
ꢢ
ꢢ ꢙꢦ ꢣꢠꢠ ꢛ ꢟꢩꢣ ꢜ ꢫꢘ ꢠꢣ ꢙ ꢛꢟꢣ ꢧꢨ ꢓ ꢙ ꢞꢦ ꢦ ꢛ ꢟꢩꢣ ꢜ ꢤꢜ ꢛ ꢧꢢꢡ ꢟꢠ ꢈ ꢤꢜ ꢛ ꢧꢢꢡ ꢟꢘꢛ ꢙ  
ꢭ
ꢤ
ꢜ
ꢛ
ꢡ
ꢣ
ꢠ
ꢠ
ꢘ
ꢙ
ꢭ
ꢧ
ꢛ
ꢣ
ꢠ
ꢙ
ꢛ
ꢟ
ꢙ
ꢣ
ꢡ
ꢣ
ꢠ
ꢠ
ꢞ
ꢜ
ꢘ
ꢦ
ꢬ
ꢘ
ꢙ
ꢡ
ꢦ
ꢢ
ꢧ
ꢣ
ꢟ
ꢣ
ꢠ
ꢟ
ꢘ
ꢙ
ꢛ
ꢚ
ꢞ
ꢦ
ꢦ
ꢤ
ꢞ
ꢜ
ꢞ
ꢝ
ꢣ
ꢟ
ꢣ
ꢜ
ꢠ
ꢨ
1
POST OFFICE BOX 655303 • DALLAS, TEXAS 75265  
1234567...22

中文翻译

下载PDF

JM38510/65307BEA 替代型号

型号 品牌 替代类型 描述 数据表
8407301EA TI

类似代替

 具有清零端的六路 D 型触发器 | J | 16 | -55 to 125
JM38510/65305BEA TI

类似代替

 DUAL J-NEGATIVE-EDGE-TRIGGERED FLIP-FLOPS WITH CLEAR AND PRESET
SN74LS375N TI

功能相似

 4-BIT BISTABLE LATCHES

与JM38510/65307BEA相关器件

型号 品牌 获取价格 描述 数据表
JM38510/65308BEA TI

获取价格

 		QUADRUPLE D-TYPE FLIP-FLOPS WITH CLEAR
JM38510/65308BFA TI

获取价格

 		QUADRUPLE D-TYPE FLIP-FLOPS WITH CLEAR
JM38510/65352B2A TI

获取价格

 		DUAL D-TYPE POSITIVE-EDGE-TRIGGERED FLIP-FLOPS WITH CLEAR AND PRESET
JM38510/65352BCA TI

获取价格

 		DUAL D-TYPE POSITIVE-EDGE-TRIGGERED FLIP-FLOPS WITH CLEAR AND PRESET
JM38510/65352BDA TI

获取价格

 		DUAL D-TYPE POSITIVE-EDGE-TRIGGERED FLIP-FLOPS WITH CLEAR AND PRESET
JM38510/65402BEA TI

获取价格

 		8 位可寻址锁存器 | J | 16 | -55 to 125
JM38510/65403B2A TI

获取价格

 		OCTAL TRANSPARENT D-TYPE LATCHES WITH 3-STATE OUTPUTS
JM38510/65403BRA TI

获取价格

 		OCTAL TRANSPARENT D-TYPE LATCHES WITH 3-STATE OUTPUTS
JM38510/65406BRA TI

获取价格

 		OCTAL TRANSPARENT D-TYPE LATCHES WITH 3-STATE OUTPUTS
JM38510/65453BRA TI

获取价格

 		OCTAL TRANSPARENT D-TYPE LATCHES WITH 3-STATE OUTPUTS

与JM38510/65307BEA相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证