Datasheet > 可编程逻辑 > 可编程逻辑器件> ISPLSI2064E-135LT100

ISPLSI2064E-135LT100

更新时间： 2024-10-27 22:15:55

品牌	Logo	应用领域
莱迪思 - LATTICE		可编程逻辑器件输入元件时钟
页数	文件大小	规格书
11页	144K
描述
In-System Programmable SuperFAST⑩ High Density PLD

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

ISPLSI2064E-135LT100 技术参数

是否无铅：	含铅	是否Rohs认证：	不符合
生命周期：	Obsolete	零件包装代码：	QFP
包装说明：	TQFP-100	针数：	100
Reach Compliance Code：	not_compliant	ECCN代码：	EAR99
HTS代码：	8542.39.00.01	风险等级：	5.83
Is Samacsys：	N	其他特性：	YES
最大时钟频率：	100 MHz	系统内可编程：	YES
JESD-30 代码：	S-PQFP-G100	JESD-609代码：	e0
JTAG BST：	NO	长度：	14 mm
湿度敏感等级：	3	专用输入次数：
I/O 线路数量：	64	宏单元数：	64
端子数量：	100	最高工作温度：	70 °C
最低工作温度：		组织：	0 DEDICATED INPUTS, 64 I/O
输出函数：	MACROCELL	封装主体材料：	PLASTIC/EPOXY
封装代码：	LFQFP	封装等效代码：	QFP100,.63SQ,20
封装形状：	SQUARE	封装形式：	FLATPACK, LOW PROFILE, FINE PITCH
峰值回流温度（摄氏度）：	240	电源：	5 V
可编程逻辑类型：	EE PLD	传播延迟：	10 ns
认证状态：	Not Qualified	座面最大高度：	1.6 mm
子类别：	Programmable Logic Devices	最大供电电压：	5.25 V
最小供电电压：	4.75 V	标称供电电压：	5 V
表面贴装：	YES	技术：	CMOS
温度等级：	COMMERCIAL	端子面层：	Tin/Lead (Sn/Pb)
端子形式：	GULL WING	端子节距：	0.5 mm
端子位置：	QUAD	处于峰值回流温度下的最长时间：	30
宽度：	14 mm	Base Number Matches：	1

ISPLSI2064E-135LT100 数据手册

浏览型号ISPLSI2064E-135LT100的Datasheet PDF文件第2页

浏览型号ISPLSI2064E-135LT100的Datasheet PDF文件第3页

浏览型号ISPLSI2064E-135LT100的Datasheet PDF文件第4页

浏览型号ISPLSI2064E-135LT100的Datasheet PDF文件第5页

浏览型号ISPLSI2064E-135LT100的Datasheet PDF文件第6页

ispLSI 2064E

In-System Programmable

SuperFAST™ High Density PLD

Features

Functional Block Diagram

• SuperFAST HIGH DENSITY IN-SYSTEM

PROGRAMMABLE LOGIC

Input Bus

— 2000 PLD Gates

Output Routing Pool (ORP)

— 64 I/O Pins, Four Dedicated Inputs

— 64 Registers

— High Speed Global Interconnect

— Wide Input Gating for Fast Counters, State

Machines, Address Decoders, etc.

— Small Logic Block Size for Random Logic

— 100% Functionally and JEDEC Upward Compatible

with ispLSI 2064 Devices

• HIGH PERFORMANCE E²CMOS^®TECHNOLOGY

— fmax = 200 MHz Maximum Operating Frequency

— tpd = 4.5 ns Propagation Delay

— TTL Compatible Inputs and Outputs

— 5V Programmable Logic Core

Global Routing Pool

(GRP)

Logic

Array

GLB

— ispJTAG™ In-System Programmable via IEEE 1149.1

(JTAG) Test Access Port

— User-Selectable 3.3V or 5V I/O Supports Mixed

Voltage Systems

Output Routing Pool (ORP)

Input Bus

— PCI Compatible Outputs

— Open-Drain Output Option

0139/2064E

— Electrically Erasable and Reprogrammable

— Non-Volatile

Description

— Unused Product Term Shutdown Saves Power

The ispLSI 2064E is a High Density Programmable Logic

Device. The device contains 64 Registers, 64 Universal

I/O pins, four Dedicated Input Pins, three Dedicated

Clock Input Pins, two dedicated Global OE input pins and

a Global Routing Pool (GRP). The GRP provides com-

plete interconnectivity between all of these elements.

The ispLSI 2064E features 5V in-system programmabil-

ity and in-system diagnostic capabilities. The ispLSI

2064E offers non-volatile reprogrammability of the logic,

as well as the interconnect to provide truly reconfigurable

systems.

• ispLSI OFFERS THE FOLLOWING ADDED FEATURES

— Increased Manufacturing Yields, Reduced Time-to-

Market and Improved Product Quality

— Reprogram Soldered Devices for Faster Prototyping

• OFFERS THE EASE OF USE AND FAST SYSTEM

SPEED OF PLDs WITH THE DENSITY AND FLEXIBILITY

OF FIELD PROGRAMMABLE GATE ARRAYS

— Complete Programmable Device Can Combine Glue

Logic and Structured Designs

— Enhanced Pin Locking Capability

— Three Dedicated Clock Input Pins

— Synchronous and Asynchronous Clocks

— Programmable Output Slew Rate Control to

Minimize Switching Noise

The basic unit of logic on the ispLSI 2064E device is the

Generic Logic Block (GLB). The GLBs are labeled A0, A1

.. B7 (see Figure 1). There are a total of 16 GLBs in the

ispLSI 2064E device. Each GLB is made up of four

macrocells. Each GLB has 18 inputs, a programmable

AND/OR/ExclusiveORarray, andfouroutputswhichcan

be configured to be either combinatorial or registered.

Inputs to the GLB come from the GRP and dedicated

inputs. All of the GLB outputs are brought back into the

GRP so that they can be connected to the inputs of any

GLB on the device.

— Flexible Pin Placement

— Optimized Global Routing Pool Provides Global

Interconnectivity

• ispDesignEXPERT™ – LOGIC COMPILER AND COM-

PLETE ISP DEVICE DESIGN SYSTEMS FROM HDL

SYNTHESIS THROUGH IN-SYSTEM PROGRAMMING

— Superior Quality of Results

— Tightly Integrated with Leading CAE Vendor Tools

— Productivity Enhancing Timing Analyzer, Explore

Tools, Timing Simulator and ispANALYZER™

— PC and UNIX Platforms

to change without notice.

LATTICE SEMICONDUCTOR CORP., 5555 Northeast Moore Ct., Hillsboro, Oregon 97124, U.S.A.

June 2000

Tel. (503) 268-8000; 1-800-LATTICE; FAX (503) 268-8556; http://www.latticesemi.com

2064e_05

12 3 4 5 6 7...11

中文翻译

下载PDF

与ISPLSI2064E-135LT100相关器件

型号	品牌	获取价格	描述	数据表
ISPLSI2064E-200LT	ETC	获取价格	Electrically-Erasable Complex PLD
ISPLSI2064E-200LT100	LATTICE	获取价格	In-System Programmable SuperFAST⑩ High Densit
ISPLSI2064V	LATTICE	获取价格	3.3V High Density Programmable Logic
ISPLSI2064V-100LJ	LATTICE	获取价格	EE PLD, 12ns, CMOS, PQCC84, PLASTIC, LCC-84
ISPLSI2064V-100LJ44	LATTICE	获取价格	3.3V High Density Programmable Logic
ISPLSI2064V-100LJ44I	LATTICE	获取价格	3.3V High Density Programmable Logic
ISPLSI2064V-100LJ84	LATTICE	获取价格	3.3V High Density Programmable Logic
ISPLSI2064V-100LJ84I	LATTICE	获取价格	3.3V High Density Programmable Logic
ISPLSI2064V-100LT	LATTICE	获取价格	EE PLD, 12ns, CMOS, PQFP100, TQFP-100
ISPLSI2064V-100LT100	LATTICE	获取价格	3.3V High Density Programmable Logic

与ISPLSI2064E-135LT100相关文章

三星深化印度制造布局，供应链本地化进程加速
2024-10-29

13
芯擎科技“星辰一号”自动驾驶芯片点亮成功，2025年量产在即
2024-10-29

13
纳微科技震撼发布GaNSlim革新氮化镓功率芯片
2024-10-18

39
意法半导体发布第四代SiC技术，助力电动汽车电驱
2024-10-15

46

产品中心

服务支持

精选活动

关于我们

帮助中心

ISPLSI2064E-135LT100

ISPLSI2064E-135LT100 技术参数

ISPLSI2064E-135LT100 数据手册

与ISPLSI2064E-135LT100相关器件

与ISPLSI2064E-135LT100相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

ISPLSI2064E-135LT100

ISPLSI2064E-135LT100 技术参数

ISPLSI2064E-135LT100 数据手册

与ISPLSI2064E-135LT100相关器件

与ISPLSI2064E-135LT100相关文章

您还可以找

您在本页遇到什么问题？