Datasheet > 可编程逻辑 > 可编程逻辑器件> ISPLSI1032E-100LJ

ISPLSI1032E-100LJ

更新时间： 2024-01-14 11:05:52

品牌	Logo	应用领域
莱迪思 - LATTICE		可编程逻辑器件输入元件时钟
页数	文件大小	规格书
16页	164K
描述
In-System Programmable High Density PLD

阅读下载

中文翻译

获取价格

技术参数
数据手册
替代型号

如果您发现信息不准确，欢迎纠错

ISPLSI1032E-100LJ 技术参数

是否无铅：	不含铅	是否Rohs认证：	符合
生命周期：	Obsolete	零件包装代码：	QFP
包装说明：	LFQFP, QFP100,.63SQ,20	针数：	100
Reach Compliance Code：	compliant	ECCN代码：	EAR99
HTS代码：	8542.39.00.01	风险等级：	5.81
Is Samacsys：	N	其他特性：	USE ISPLSI1032EA FOR NEW DESIGNS
最大时钟频率：	71 MHz	系统内可编程：	YES
JESD-30 代码：	S-PQFP-G100	JESD-609代码：	e3
JTAG BST：	NO	长度：	14 mm
湿度敏感等级：	3	专用输入次数：	2
I/O 线路数量：	64	宏单元数：	128
端子数量：	100	最高工作温度：	70 °C
最低工作温度：		组织：	2 DEDICATED INPUTS, 64 I/O
输出函数：	MACROCELL	封装主体材料：	PLASTIC/EPOXY
封装代码：	LFQFP	封装等效代码：	QFP100,.63SQ,20
封装形状：	SQUARE	封装形式：	FLATPACK, LOW PROFILE, FINE PITCH
峰值回流温度（摄氏度）：	240	电源：	5 V
可编程逻辑类型：	EE PLD	传播延迟：	12.5 ns
认证状态：	Not Qualified	座面最大高度：	1.6 mm
子类别：	Programmable Logic Devices	最大供电电压：	5.25 V
最小供电电压：	4.75 V	标称供电电压：	5 V
表面贴装：	YES	技术：	CMOS
温度等级：	COMMERCIAL	端子面层：	Matte Tin (Sn)
端子形式：	GULL WING	端子节距：	0.5 mm
端子位置：	QUAD	处于峰值回流温度下的最长时间：	NOT SPECIFIED
宽度：	14 mm	Base Number Matches：	1

ISPLSI1032E-100LJ 数据手册

浏览型号ISPLSI1032E-100LJ的Datasheet PDF文件第2页

浏览型号ISPLSI1032E-100LJ的Datasheet PDF文件第3页

浏览型号ISPLSI1032E-100LJ的Datasheet PDF文件第4页

浏览型号ISPLSI1032E-100LJ的Datasheet PDF文件第5页

浏览型号ISPLSI1032E-100LJ的Datasheet PDF文件第6页

ispLSI 1032E

In-System Programmable High Density PLD

Features

Functional Block Diagram

• HIGH DENSITY PROGRAMMABLE LOGIC

— 6000 PLD Gates

Output Routing Pool

— 64 I/O Pins, Eight Dedicated Inputs

— 192 Registers

D7 D6 D5 D4 D3 D2 D1 D0

— High Speed Global Interconnect

— Wide Input Gating for Fast Counters, State

Machines, Address Decoders, etc.

— Small Logic Block Size for Random Logic

Logic

Array

• HIGH PERFORMANCE E²CMOS^®TECHNOLOGY

GLB

— fmax = 125 MHz Maximum Operating Frequency

— tpd = 7.5 ns Propagation Delay

— TTL Compatible Inputs and Outputs

— Electrically Erasable and Reprogrammable

— Non-Volatile

Global Routing Pool (GRP)

— 100% Tested at Time of Manufacture

— Unused Product Term Shutdown Saves Power

B0 B1 B2 B3 B4 B5 B6 B7

Output Routing Pool

CLK

• IN-SYSTEM PROGRAMMABLE

— In-System Programmable (ISP™) 5V Only

— Increased Manufacturing Yields, Reduced Time-to-

Market and Improved Product Quality

0139A(A1)-isp

Description

— Reprogram Soldered Devices for Faster Prototyping

The ispLSI 1032E is a High Density Programmable Logic

Device containing 192 Registers, 64 Universal I/O pins,

eight Dedicated Input pins, four Dedicated Clock Input

pins and a Global Routing Pool (GRP). The GRP

provides complete interconnectivity between all of these

elements. The ispLSI 1032E device offers 5V non-vola-

tile in-system programmability of the logic, as well as the

interconnects to provide truly reconfigurable systems. A

functional superset of the ispLSI 1032 architecture, the

ispLSI 1032E device adds two new global output enable

pins.

• OFFERS THE EASE OF USE AND FAST SYSTEM

SPEED OF PLDs WITH THE DENSITY AND FLEXIBILITY

OF FIELD PROGRAMMABLE GATE ARRAYS

— Complete Programmable Device Can Combine Glue

Logic and Structured Designs

— Enhanced Pin Locking Capability

— Four Dedicated Clock Input Pins

— Synchronous and Asynchronous Clocks

— Programmable Output Slew Rate Control to

Minimize Switching Noise

— Flexible Pin Placement

— Optimized Global Routing Pool Provides Global

Interconnectivity

The basic unit of logic on the ispLSI 1032E device is the

Generic Logic Block (GLB). The GLBs are labeled A0,

A1…D7(seeFigure1). Thereareatotalof32GLBsinthe

ispLSI 1032E device. Each GLB has 18 inputs, a pro-

grammableAND/OR/ExclusiveORarray,andfouroutputs

which can be configured to be either combinatorial or

registered. Inputs to the GLB come from the GRP and

dedicated inputs. All of the GLB outputs are brought back

into the GRP so that they can be connected to the inputs

of any GLB on the device.

to change without notice.

LATTICE SEMICONDUCTOR CORP., 5555 Northeast Moore Ct., Hillsboro, Oregon 97124, U.S.A.

Tel. (503) 268-8000; 1-800-LATTICE; FAX (503) 268-8556; http://www.latticesemi.com

January 2002

1032e_08

12 3 4 5 6 7...16

中文翻译

下载PDF

ISPLSI1032E-100LJ 替代型号

型号	品牌	替代类型	描述	数据表
ISPLSI1032E-70LJN	LATTICE	完全替代	EE PLD, 17.5ns, 128-Cell, CMOS, PQCC84, LEAD FREE, PLASTIC, LCC-84
ISPLSI1032E-70LJI	LATTICE	完全替代	High-Density Programmable Logic
ISPLSI1032-80LJ	LATTICE	完全替代	In-System Programmable High Density PLD

与ISPLSI1032E-100LJ相关器件

型号	品牌	获取价格	描述	数据表
ISPLSI1032E100LJI	LATTICE	获取价格	In-System Programmable High Density PLD
ISPLSI1032E100LJN	LATTICE	获取价格	In-System Programmable High Density PLD
ISPLSI1032E-100LJN	LATTICE	获取价格	EE PLD, 12.5ns, 128-Cell, CMOS, PQCC84, LEAD FREE, PLASTIC, LCC-84
ISPLSI1032E100LJNI	LATTICE	获取价格	In-System Programmable High Density PLD
ISPLSI1032E100LT	LATTICE	获取价格	In-System Programmable High Density PLD
ISPLSI1032E-100LT	LATTICE	获取价格	In-System Programmable High Density PLD
ISPLSI1032E100LTI	LATTICE	获取价格	In-System Programmable High Density PLD
ISPLSI1032E100LTN	LATTICE	获取价格	In-System Programmable High Density PLD
ISPLSI1032E-100LTN	LATTICE	获取价格	EE PLD, 12.5ns, 128-Cell, CMOS, PQFP100, LEAD FREE, TQFP-100
ISPLSI1032E100LTNI	LATTICE	获取价格	In-System Programmable High Density PLD

与ISPLSI1032E-100LJ相关文章

MBRS340T3G手册解读：参数说明、产品特性及应用
2024-06-28

5
PMOS管背靠背连接：串联还是并联？
2024-06-28

5
高压电解电容的分类与选型策略
2024-06-28

6
数码管：基本概念、分类、技术发展及市场趋势
2024-06-27

12

产品中心

服务支持

精选活动

关于我们

帮助中心

ISPLSI1032E-100LJ

ISPLSI1032E-100LJ 技术参数

ISPLSI1032E-100LJ 数据手册

ISPLSI1032E-100LJ 替代型号

与ISPLSI1032E-100LJ相关器件

与ISPLSI1032E-100LJ相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

ISPLSI1032E-100LJ

ISPLSI1032E-100LJ 技术参数

ISPLSI1032E-100LJ 数据手册

ISPLSI1032E-100LJ 替代型号

与ISPLSI1032E-100LJ相关器件

与ISPLSI1032E-100LJ相关文章

您还可以找

您在本页遇到什么问题？