5秒后页面跳转
捷配首页

Datasheet > 可编程逻辑 > 可编程逻辑器件> ISPGAL22V10C-7LJ
ISPGAL22V10C-7LJ PDF预览

ISPGAL22V10C-7LJ

更新时间： 2024-01-30 00:07:55
品牌 Logo 应用领域
莱迪思 - LATTICE 可编程逻辑器件输入元件时钟
页数 文件大小 规格书
15页 247K
描述
In-System Programmable E2CMOS PLD

阅读下载

中文翻译

获取价格

ISPGAL22V10C-7LJ 技术参数

是否Rohs认证： 不符合生命周期：Obsolete
零件包装代码：QLCC包装说明：PLASTIC, LCC-28
针数：28Reach Compliance Code：not_compliant
ECCN代码：EAR99HTS代码：8542.39.00.01
风险等级：5.66Is Samacsys：N
其他特性：REGISTER PRELOAD; POWER-UP RESET; IN-SYSTEM PROGRAMMABLE架构：PAL-TYPE
最大时钟频率：87 MHzJESD-30 代码：S-PQCC-J28
JESD-609代码：e0长度：11.5062 mm
湿度敏感等级：1专用输入次数：11
I/O 线路数量：10输入次数：22
输出次数：10产品条款数：132
端子数量：28最高工作温度：75 °C
最低工作温度：组织：11 DEDICATED INPUTS, 10 I/O
输出函数：MACROCELL封装主体材料：PLASTIC/EPOXY
封装代码：QCCJ封装等效代码：LDCC28,.5SQ
封装形状：SQUARE封装形式：CHIP CARRIER
峰值回流温度（摄氏度）：250电源：5 V
可编程逻辑类型：EE PLD传播延迟：7.5 ns
认证状态：Not Qualified座面最大高度：4.572 mm
子类别：Programmable Logic Devices最大供电电压：5.25 V
最小供电电压：4.75 V标称供电电压：5 V
表面贴装：YES技术：CMOS
温度等级：COMMERCIAL EXTENDED端子面层：Tin/Lead (Sn85Pb15)
端子形式：J BEND端子节距：1.27 mm
端子位置：QUAD处于峰值回流温度下的最长时间：NOT SPECIFIED
宽度：11.5062 mmBase Number Matches：1

ISPGAL22V10C-7LJ 数据手册

 浏览型号ISPGAL22V10C-7LJ的Datasheet PDF文件第2页浏览型号ISPGAL22V10C-7LJ的Datasheet PDF文件第3页浏览型号ISPGAL22V10C-7LJ的Datasheet PDF文件第4页浏览型号ISPGAL22V10C-7LJ的Datasheet PDF文件第5页浏览型号ISPGAL22V10C-7LJ的Datasheet PDF文件第6页浏览型号ISPGAL22V10C-7LJ的Datasheet PDF文件第7页 
ispGAL22V10
In-System Programmable E2CMOS PLD  
Generic Array Logic™  
FEATURES  
FUNCTIONAL BLOCK DIAGRAM  
• IN-SYSTEM PROGRAMMABLE™ (5-V ONLY)  
— 4-Wire Serial Programming Interface  
RESET  
I/CLK  
— Minimum 10,000 Program/Erase Cycles  
— Built-in Pull-Down on SDI Pin Eliminates Discrete  
Resistor on Board (ispGAL22V10C Only)  
8
OLMC  
I/O/Q  
I
10  
• HIGH PERFORMANCE E2CMOS® TECHNOLOGY  
— 7.5 ns Maximum Propagation Delay  
— Fmax = 111 MHz  
OLMC  
I/O/Q  
I
12  
I
— 5 ns Maximum from Clock Input to Data Output  
OLMC  
I/O/Q  
— UltraMOS® Advanced CMOS Technology  
14  
I
• ACTIVE PULL-UPS ON ALL LOGIC INPUT AND I/O PINS  
OLMC  
I/O/Q  
• COMPATIBLE WITH STANDARD 22V10 DEVICES  
— Fully Function/Fuse-Map/Parametric Compatible  
with Bipolar and CMOS 22V10 Devices  
I
16  
OLMC  
I/O/Q  
I
• E2 CELL TECHNOLOGY  
— In-System Programmable Logic  
— 100% Tested/100% Yields  
16  
OLMC  
I/O/Q  
I
14  
— High Speed Electrical Erasure (<100ms)  
— 20 Year Data Retention  
OLMC  
I/O/Q  
I
• TEN OUTPUT LOGIC MACROCELLS  
— Maximum Flexibility for Complex Logic Designs  
12  
OLMC  
I
I
I
I/O/Q  
I/O/Q  
I/O/Q  
• APPLICATIONS INCLUDE:  
— DMA Control  
— State Machine Control  
— High Speed Graphics Processing  
— Software-Driven Hardware Configuration  
10  
OLMC  
OLMC  
8
SDO  
SDI  
MODE  
SCLK  
PROGRAMMING  
LOGIC  
• ELECTRONIC SIGNATURE FOR IDENTIFICATION  
DESCRIPTION  
PRESET  
PIN CONFIGURATION  
PLCC  
The ispGAL22V10, at 7.5ns maximum propagation delay time,  
combines a high performance CMOS process with Electrically  
Erasable (E2) floating gate technology to provide the industry's  
first in-system programmable 22V10 device. E2 technology of-  
fers high speed (<100ms) erase times, providing the ability to re-  
program or reconfigure the device quickly and efficiently.  
SSOP  
4
2
28  
26  
The generic architecture provides maximum design flexibility by  
allowing the Output Logic Macrocell (OLMC) to be configured by  
the user. The ispGAL22V10 is fully function/fuse map/parametric  
compatible with standard bipolar and CMOS 22V10 devices. The  
standard PLCC package provides the same functional pinout as  
the standard 22V10 PLCC package with No-Connect pins being  
used for the ISP interface signals.  
1
7
28  
22  
Vcc  
SCLK  
I
I
I
5
7
2 5 I/O/Q  
I/O/Q  
I/CLK  
I/O/Q  
I/O/Q  
I/O/Q  
I/O/Q  
I/O/Q  
SDO  
I/O/Q  
I/O/Q  
I/O/Q  
I/O/Q  
I/O/Q  
I
I
I
I
ispGAL  
22V10  
2 3  
I/O/Q  
ispGAL22V10  
Top View  
I
I
MODE  
SDO  
MODE  
I
Top View  
I
I
I
I/O/Q  
I/O/Q  
9
21  
I
I
I
I
Unique test circuitry and reprogrammable cells allow complete  
AC, DC, and functional testing during manufacture. As a result,  
Lattice Semiconductor delivers 100% field programmability and  
functionality of all GAL products. In addition, 10,000 erase/write  
cycles and data retention in excess of 20 years are specified.  
11  
1 9 I/O/Q  
18  
12  
1 4  
1 6  
14  
15  
SDI  
GND  
Copyright © 1997 Lattice Semiconductor Corp. All brand or product names are trademarks or registered trademarks of their respective holders. The specifications and information herein are subject  
to change without notice.  
LATTICE SEMICONDUCTOR CORP., 5555 Northeast Moore Ct., Hillsboro, Oregon 97124, U.S.A.  
Tel. (503) 681-0118; 1-888-ISP-PLDS; FAX (503) 681-3037; http://www.latticesemi.com  
July 1997  
isp22v10_02  
1
1234567...15

中文翻译

下载PDF

ISPGAL22V10C-7LJ 替代型号

型号 品牌 替代类型 描述 数据表
ISPGAL22V10C-10LJ LATTICE

功能相似

 In-System Programmable E2CMOS PLD

与ISPGAL22V10C-7LJ相关器件

型号 品牌 获取价格 描述 数据表
ISPGAL22V10C-7LJN LATTICE

获取价格

 		暂无描述
ISPGAL22V10C-7LK ETC

获取价格

 		Electrically-Erasable PLD
ISPGDS14-7J LATTICE

获取价格

 		in-system programmable Generic Digital SwitchTM
ISPGDS14-7P LATTICE

获取价格

 		in-system programmable Generic Digital SwitchTM
ISPGDS18-7P LATTICE

获取价格

 		in-system programmable Generic Digital SwitchTM
ISPGDS22 LATTICE

获取价格

 		in-system programmable Generic Digital SwitchTM
ISPGDS22-7J LATTICE

获取价格

 		in-system programmable Generic Digital SwitchTM
ISPGDS22-7JN LATTICE

获取价格

 		暂无描述
ISPGDS22-7P LATTICE

获取价格

 		in-system programmable Generic Digital SwitchTM
ISPGDX LATTICE

获取价格

 		In-System Programmable Generic Digital Crosspoint

与ISPGAL22V10C-7LJ相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证