Datasheet > 存储 > SRAM> IS61LF204818A-7.5TQLI

IS61LF204818A-7.5TQLI

更新时间： 2024-09-25 05:39:35

品牌	Logo	应用领域
美国芯成 - ISSI		存储内存集成电路静态存储器光电二极管时钟
页数	文件大小	规格书
20页	330K
描述
36Mb SYNCHRONOUS FLOW-THROUGH STATIC RAM

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

IS61LF204818A-7.5TQLI 技术参数

是否无铅：	不含铅	是否Rohs认证：	符合
生命周期：	Obsolete	零件包装代码：	QFP
包装说明：	LSSOP, QFP100,.63X.87	针数：	100
Reach Compliance Code：	compliant	ECCN代码：	3A991.B.2.A
HTS代码：	8542.32.00.41	Factory Lead Time：	7 weeks 2 days
风险等级：	5.84	Is Samacsys：	N
最长访问时间：	7.5 ns	其他特性：	FLOW-THROUGH ARCHITECTURE
最大时钟频率 (fCLK)：	117 MHz	I/O 类型：	COMMON
JESD-30 代码：	R-PDSO-G100	JESD-609代码：	e3
长度：	20 mm	内存密度：	37748736 bit
内存集成电路类型：	CACHE SRAM	内存宽度：	18
湿度敏感等级：	3	功能数量：	1
端子数量：	100	字数：	2097152 words
字数代码：	2000000	工作模式：	SYNCHRONOUS
最高工作温度：	85 °C	最低工作温度：	-40 °C
组织：	2MX18	输出特性：	3-STATE
封装主体材料：	PLASTIC/EPOXY	封装代码：	LSSOP
封装等效代码：	QFP100,.63X.87	封装形状：	RECTANGULAR
封装形式：	SMALL OUTLINE, LOW PROFILE, SHRINK PITCH	并行/串行：	PARALLEL
峰值回流温度（摄氏度）：	260	电源：	2.5/3.3,3.3 V
认证状态：	Not Qualified	座面最大高度：	1.6 mm
最大待机电流：	0.145 A	最小待机电流：	3.14 V
子类别：	SRAMs	最大压摆率：	0.35 mA
最大供电电压 (Vsup)：	3.465 V	最小供电电压 (Vsup)：	3.135 V
标称供电电压 (Vsup)：	3.3 V	表面贴装：	YES
技术：	CMOS	温度等级：	INDUSTRIAL
端子面层：	Matte Tin (Sn)	端子形式：	GULL WING
端子节距：	0.65 mm	端子位置：	DUAL
处于峰值回流温度下的最长时间：	40	宽度：	14 mm
Base Number Matches：	1

IS61LF204818A-7.5TQLI 数据手册

浏览型号IS61LF204818A-7.5TQLI的Datasheet PDF文件第2页

浏览型号IS61LF204818A-7.5TQLI的Datasheet PDF文件第3页

浏览型号IS61LF204818A-7.5TQLI的Datasheet PDF文件第4页

浏览型号IS61LF204818A-7.5TQLI的Datasheet PDF文件第5页

浏览型号IS61LF204818A-7.5TQLI的Datasheet PDF文件第6页

浏览型号IS61LF204818A-7.5TQLI的Datasheet PDF文件第7页

IS61LF102436A IS61VF102436A

IS61LF204818A IS61VF204818A

1M x 36, 2M x 18

36Mb SYNCHRONOUS FLOW-THROUGH

STATIC RAM

APRIL 2008

FEATURES

DESCRIPTION

The ISSI IS61LF/VF102436A and IS61LF/VF204818A

are high-speed, low-power synchronous static RAMs de-

signed to provide burstable, high-performance memory for

communication and networking applications.The IS61LF/

VF102436Aꢀisꢀorganizedꢀasꢀ1,048,476ꢀwordsꢀbyꢀ36ꢀbits.ꢀ

The IS61LF/VF204818Aꢀisꢀorganizedꢀasꢀ2M-wordsꢀbyꢀ18ꢀ

bits. Fabricated with ISSI'sꢀadvancedꢀCMOSꢀtechnology,ꢀ

the device integrates a 2-bit burst counter, high-speed

SRAMꢀcore,ꢀandꢀhigh-driveꢀcapabilityꢀoutputsꢀintoꢀaꢀsingleꢀ

monolithic circuit. All synchronous inputs pass through

registers controlled by a positive-edge-triggered single

clock input.

•ꢀ Internalꢀself-timedꢀwriteꢀcycle

•ꢀ IndividualꢀByteꢀWriteꢀControlꢀandꢀGlobalꢀWrite

•ꢀ Clockꢀcontrolled,ꢀregisteredꢀaddress,ꢀdataꢀandꢀ

control

•ꢀ BurstꢀsequenceꢀcontrolꢀusingꢀMODEꢀinputꢀꢀ

•ꢀ Three chip enable option for simple depth expan-

sion and address pipelining

•ꢀ Commonꢀdataꢀinputsꢀandꢀdataꢀoutputs

•ꢀ AutoꢀPower-downꢀduringꢀdeselect

•ꢀ Singleꢀcycleꢀdeselect

Writeꢀcyclesꢀareꢀinternallyꢀself-timedꢀandꢀareꢀinitiatedꢀbyꢀtheꢀ

risingꢀedgeꢀofꢀtheꢀclockꢀinput.ꢀWriteꢀcyclesꢀcanꢀbeꢀoneꢀtoꢀ

four bytes wide as controlled by the write control inputs.

•ꢀ SnoozeꢀMODEꢀforꢀreduced-powerꢀstandby

•ꢀ PowerꢀSupply

Separate byte enables allow individual bytes to be written.

Byteꢀwriteꢀoperationꢀisꢀperformedꢀbyꢀusingꢀbyteꢀwriteꢀen-

able (BWE) input combined with one or more individual

byte write signals (BWx). Inꢀaddition,ꢀGlobalꢀWriteꢀ(GW)

is available for writing all bytes at one time, regardless of

the byte write controls.

LF: V^{d d}3.3V + 5%, Vd d q 3.3V/2.5V + 5%

VF: V^{d d}2.5V + 5%, Vd d q 2.5V + 5%

•ꢀ JEDECꢀ100-PinꢀTQFPꢀandꢀ165-pinꢀPBGAꢀpack-

ages.

BurstsꢀcanꢀbeꢀinitiatedꢀwithꢀeitherꢀADSP (Address Status

Processor)ꢀorꢀADSC (Address Status Cache Controller)

inputꢀpins.ꢀSubsequentꢀburstꢀaddressesꢀcanꢀbeꢀgener-

ated internally and controlled by the ADV (burst address

advance) input pin.

•ꢀ Lead-freeꢀavailable

Theꢀmodeꢀpinꢀisꢀusedꢀtoꢀselectꢀtheꢀburstꢀsequenceꢀorder,ꢀ

LinearꢀburstꢀisꢀachievedꢀwhenꢀthisꢀpinꢀisꢀtiedꢀLOW.ꢀInter-

leaveꢀburstꢀisꢀachievedꢀwhenꢀthisꢀpinꢀisꢀtiedꢀHIGHꢀorꢀleftꢀ

ﬂoating.

FAST ACCESS TIME

Symbol

Parameter

-6.5

6.5ꢀ

7.5ꢀ

133ꢀ

-7.5

7.5ꢀ

8.5ꢀ

117ꢀ

Units

tk q

t^{k c}

ꢀ

ClockꢀAccessꢀTimeꢀ

CycleꢀTimeꢀ

ꢀ

Frequencyꢀ

MHz

notice. ISSI assumes no liability arising out of the application or use of any information, products or services described herein. Customers are advised to obtain the lat-

est version of this device speciﬁcation before relying on any published information and before placing orders for products.

Integrated Silicon Solution, Inc.

Rev. B

04/17/08

12 3 4 5 6 7...20

中文翻译

下载PDF

与IS61LF204818A-7.5TQLI相关器件

型号	品牌	获取价格	描述	数据表
IS61LF204836B	ISSI	获取价格	2M x 36, 4M x 18 72 Mb SYNCHRONOUS FLOW-THROUGH STATIC RAM
IS61LF204836B-6.5B2	ISSI	获取价格	2M x 36, 4M x 18 72 Mb SYNCHRONOUS FLOW-THROUGH STATIC RAM
IS61LF204836B-6.5B2I	ISSI	获取价格	2M x 36, 4M x 18 72 Mb SYNCHRONOUS FLOW-THROUGH STATIC RAM
IS61LF204836B-6.5B2L	ISSI	获取价格	2M x 36, 4M x 18 72 Mb SYNCHRONOUS FLOW-THROUGH STATIC RAM
IS61LF204836B-6.5B2LI	ISSI	获取价格	2M x 36, 4M x 18 72 Mb SYNCHRONOUS FLOW-THROUGH STATIC RAM
IS61LF204836B-6.5B3	ISSI	获取价格	2M x 36, 4M x 18 72 Mb SYNCHRONOUS FLOW-THROUGH STATIC RAM
IS61LF204836B-6.5B3I	ISSI	获取价格	2M x 36, 4M x 18 72 Mb SYNCHRONOUS FLOW-THROUGH STATIC RAM
IS61LF204836B-6.5B3L	ISSI	获取价格	2M x 36, 4M x 18 72 Mb SYNCHRONOUS FLOW-THROUGH STATIC RAM
IS61LF204836B-6.5B3LI	ISSI	获取价格	2M x 36, 4M x 18 72 Mb SYNCHRONOUS FLOW-THROUGH STATIC RAM
IS61LF204836B-6.5M3	ISSI	获取价格	2M x 36, 4M x 18 72 Mb SYNCHRONOUS FLOW-THROUGH STATIC RAM

与IS61LF204818A-7.5TQLI相关文章

塔塔电子与力积电达成技术转让协议，携手建设印度首座晶圆厂
2024-09-29

4
英特尔震撼发布：128核心256线程的至强6性能核处理器
2024-09-29

8
SK海力士量产12层HBM3E，容量高达36GB
2024-09-27

11
意法半导体传感器驱动Sphere，开启沉浸式电影新时代
2024-09-27

15

产品中心

服务支持

精选活动

关于我们

帮助中心

IS61LF204818A-7.5TQLI

IS61LF204818A-7.5TQLI 技术参数

IS61LF204818A-7.5TQLI 数据手册

与IS61LF204818A-7.5TQLI相关器件

与IS61LF204818A-7.5TQLI相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

IS61LF204818A-7.5TQLI

IS61LF204818A-7.5TQLI 技术参数

IS61LF204818A-7.5TQLI 数据手册

与IS61LF204818A-7.5TQLI相关器件

与IS61LF204818A-7.5TQLI相关文章

您还可以找

您在本页遇到什么问题？