Datasheet > 存储 > DRAM> IS42S16400J-6BLI-TR

IS42S16400J-6BLI-TR

更新时间： 2024-11-07 13:08:55

品牌	Logo	应用领域
美国芯成 - ISSI		存储内存集成电路光电二极管动态存储器时钟
页数	文件大小	规格书
60页	1331K
描述
Synchronous DRAM, 4MX16, 5.4ns, CMOS, PBGA54,

阅读下载

中文翻译

获取价格

技术参数
数据手册
替代型号

如果您发现信息不准确，欢迎纠错

IS42S16400J-6BLI-TR 技术参数

是否Rohs认证：	符合	生命周期：	Active
包装说明：	TFBGA, BGA54,9X9,32	Reach Compliance Code：	compliant
Factory Lead Time：	6 weeks	风险等级：	5.72
访问模式：	FOUR BANK PAGE BURST	最长访问时间：	5.4 ns
其他特性：	AUTO/SELF REFRESH	最大时钟频率 (fCLK)：	166 MHz
I/O 类型：	COMMON	交错的突发长度：	1,2,4,8
JESD-30 代码：	S-PBGA-B54	JESD-609代码：	e1
长度：	8 mm	内存密度：	67108864 bit
内存集成电路类型：	SYNCHRONOUS DRAM	内存宽度：	16
功能数量：	1	端口数量：	1
端子数量：	54	字数：	4194304 words
字数代码：	4000000	工作模式：	SYNCHRONOUS
最高工作温度：	85 °C	最低工作温度：	-40 °C
组织：	4MX16	输出特性：	3-STATE
封装主体材料：	PLASTIC/EPOXY	封装代码：	TFBGA
封装等效代码：	BGA54,9X9,32	封装形状：	SQUARE
封装形式：	GRID ARRAY, THIN PROFILE, FINE PITCH	电源：	3.3 V
认证状态：	Not Qualified	刷新周期：	4096
座面最大高度：	1.2 mm	自我刷新：	YES
连续突发长度：	1,2,4,8,FP	最大待机电流：	0.002 A
子类别：	DRAMs	最大压摆率：	0.15 mA
最大供电电压 (Vsup)：	3.6 V	最小供电电压 (Vsup)：	3 V
标称供电电压 (Vsup)：	3.3 V	表面贴装：	YES
技术：	CMOS	温度等级：	INDUSTRIAL
端子面层：	Tin/Silver/Copper (Sn/Ag/Cu)	端子形式：	BALL
端子节距：	0.8 mm	端子位置：	BOTTOM
宽度：	8 mm	Base Number Matches：	1

IS42S16400J-6BLI-TR 数据手册

浏览型号IS42S16400J-6BLI-TR的Datasheet PDF文件第2页

浏览型号IS42S16400J-6BLI-TR的Datasheet PDF文件第3页

浏览型号IS42S16400J-6BLI-TR的Datasheet PDF文件第4页

浏览型号IS42S16400J-6BLI-TR的Datasheet PDF文件第5页

浏览型号IS42S16400J-6BLI-TR的Datasheet PDF文件第6页

IS42S16400J

IS45S16400J

1 Meg Bits x 16 Bits x 4 Banks (64-MBIT)

SYNCHRONOUS DYNAMIC RAM

MAY 2013

FEATURES

OVERVIEW

ISSI'sꢀ64MbꢀSynchronousꢀDRAMꢀisꢀorganizedꢀasꢀ1,048,576ꢀ

bitsꢀ xꢀ 16-bitꢀ xꢀ 4-bankꢀ forꢀ improvedꢀ performance.ꢀ Theꢀ

synchronousꢀ DRAMsꢀ achieveꢀ high-speedꢀ dataꢀ transferꢀ

using pipeline architecture. All inputs and outputs signals

refer to the rising edge of the clock input.

•ꢀ Clock frequency: 200, 166, 143, 133 MHz

•ꢀ Fullyꢀsynchronous;ꢀallꢀsignalsꢀreferencedꢀtoꢀaꢀ

positive clock edge

•ꢀ Internalꢀbankꢀforꢀhidingꢀrowꢀaccess/precharge

•ꢀ Singleꢀ3.3Vꢀpowerꢀsupply

•ꢀ LVTTLꢀinterface

•ꢀ Programmableꢀburstꢀlengthꢀ

KEY TIMING PARAMETERS

– (1, 2, 4, 8, full page)

•ꢀ Programmableꢀburstꢀsequence:ꢀ

Parameter

-5

-6

-7

Unit

Sequential/Interleave

ClkꢀCycleꢀTimeꢀ

CASꢀLatencyꢀ=ꢀ3ꢀ

CASꢀLatencyꢀ=ꢀ2ꢀ

ꢀꢀ

5ꢀ

7.5ꢀ

ꢀ

6ꢀ

7.5ꢀ

ꢀ

7ꢀ

7.5ꢀ

ꢀ

nsꢀ

•ꢀ Selfꢀrefreshꢀmodes

•ꢀ Autoꢀrefreshꢀ(CBR)

ClkꢀFrequencyꢀ

CASꢀLatencyꢀ=ꢀ3ꢀ

CASꢀLatencyꢀ=ꢀ2ꢀ

ꢀꢀ

200ꢀ

133ꢀ

ꢀ

•ꢀ 4096ꢀrefreshꢀcyclesꢀeveryꢀ64ꢀmsꢀ(Com,ꢀInd,ꢀA1ꢀ

166ꢀ

133ꢀ

143ꢀ

133ꢀ

Mhzꢀ

Mhz

grade) or 16ms (A2 grade)

•ꢀ Randomꢀcolumnꢀaddressꢀeveryꢀclockꢀcycle

AccessꢀTimeꢀꢀfromꢀClockꢀ

CASꢀLatencyꢀ=ꢀ3ꢀ

CASꢀLatencyꢀ=ꢀ2ꢀ

ꢀ

4.8ꢀ

5.4ꢀ

nsꢀ

•ꢀ ProgrammableꢀCAS latency (2, 3 clocks)

•ꢀ Burstꢀread/writeꢀandꢀburstꢀread/singleꢀwriteꢀ

operations capability

•ꢀ Burstꢀterminationꢀbyꢀburstꢀstopꢀandꢀprechargeꢀ

command

ADDRESS TABLE

OPTIONS

Parameter

4M x 16

•ꢀ Package:

Conﬁguration

1M x 16 x 4

54-pinꢀTSOPꢀII

banks

54-ballꢀTF-BGAꢀ(8mmꢀxꢀ8mm)

60-ballꢀTF-BGAꢀ(10.1mmꢀxꢀ6.4mm)

Refresh Count

Com./Ind. 4K/64ms

A1 4K/64ms

•ꢀ OperatingꢀTemperatureꢀRange

Commercial (0^oC to +70^oC)

A2 4K/16ms

Industrial (-40^oC to +85^oC)

Row Addresses

A0-A11

AutomotiveꢀGradeꢀA1ꢀ(-40^oC to +85^oC)

AutomotiveꢀGradeꢀA2ꢀ(-40^oC to +105^oC)

Column Addresses

Bank Address Pins

Auto Precharge Pins

A0-A7

BA0, BA1

A10/AP

liability arising out of the application or use of any information, products or services described herein. Customers are advised to obtain the latest version of this device speciﬁcation before relying on

any published information and before placing orders for products.

Integrated Silicon Solution, Inc. does not recommend the use of any of its products in life support applications where the failure or malfunction of the product can reasonably be ex-

pected to cause failure of the life support system or to signiﬁcantly affect its safety or effectiveness. Products are not authorized for use in such applications unless Integrated Silicon

Solution, Inc. receives written assurance to its satisfaction, that:

a.) the risk of injury or damage has been minimized;

b.) the user assume all such risks; and

c.) potential liability of Integrated Silicon Solution, Inc is adequately protected under the circumstances

Integrated Silicon Solution, Inc. — www.issi.com

Rev. D

5/28/2013

12 3 4 5 6 7...60

中文翻译

下载PDF

IS42S16400J-6BLI-TR 替代型号

型号	品牌	替代类型	描述	数据表
IS42S16400F-6BLI-TR	ISSI	功能相似	暂无描述

与IS42S16400J-6BLI-TR相关器件

型号	品牌	获取价格	描述	数据表
IS42S16400J-6BL-TR	ISSI	获取价格	Synchronous DRAM, 4MX16, 5.4ns, CMOS, PBGA54,
IS42S16400J-6TL	ISSI	获取价格	1 Meg Bits x 16 Bits x 4 Banks (64-MBIT) SYNCHRONOUS DYNAMIC RAM
IS42S16400J-6TLI	ISSI	获取价格	Synchronous DRAM, 4MX16, 5.4ns, CMOS, PDSO54, 0.400 INCH, ROHS COMPLIANT, TSOP2-54
IS42S16400J-6TLI-TR	ISSI	获取价格	暂无描述
IS42S16400J-6TL-TR	ISSI	获取价格	暂无描述
IS42S16400J-7B2LI	ISSI	获取价格	Synchronous DRAM, 4MX16, 5.4ns, CMOS, PBGA60, 10.10 X 6.40 MM, 0.65 MM PITCH, ROHS COMPLIA
IS42S16400J-7BL	ISSI	获取价格	Synchronous DRAM, 4MX16, 5.4ns, CMOS, PBGA54, 8 X 8 MM, 0.80 MM PITCH, ROHS COMPLIANT, TFB
IS42S16400J-7BLI	ISSI	获取价格	Synchronous DRAM, 4MX16, 5.4ns, CMOS, PBGA54, 8 X 8 MM, 0.80 MM PITCH, ROHS COMPLIANT, TFB
IS42S16400J-7BLI-TR	ISSI	获取价格	IC DRAM 64M PARALLEL 54TFBGA
IS42S16400J-7BL-TR	ISSI	获取价格	IC DRAM 64M PARALLEL 54TFBGA

与IS42S16400J-6BLI-TR相关文章

英伟达新AI芯片Rubin或提前半年亮相
2024-11-05

16
苹果iPhone 17将全系采用三星/LG显示LTPO OLED面板
2024-11-05

13
三星深化印度制造布局，供应链本地化进程加速
2024-10-29

37
芯擎科技“星辰一号”自动驾驶芯片点亮成功，2025年量产在即
2024-10-29

34

产品中心

服务支持

精选活动

关于我们

帮助中心

IS42S16400J-6BLI-TR

IS42S16400J-6BLI-TR 技术参数

IS42S16400J-6BLI-TR 数据手册

IS42S16400J-6BLI-TR 替代型号

与IS42S16400J-6BLI-TR相关器件

与IS42S16400J-6BLI-TR相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

IS42S16400J-6BLI-TR

IS42S16400J-6BLI-TR 技术参数

IS42S16400J-6BLI-TR 数据手册

IS42S16400J-6BLI-TR 替代型号

与IS42S16400J-6BLI-TR相关器件

与IS42S16400J-6BLI-TR相关文章

您还可以找

您在本页遇到什么问题？