5秒后页面跳转
捷配首页

Datasheet > 存储 > DRAM> IS41C16256-50T
IS41C16256-50T PDF预览

IS41C16256-50T

更新时间： 2024-09-29 22:48:03
品牌 Logo 应用领域
矽成 - ICSI 存储内存集成电路光电二极管动态存储器
页数 文件大小 规格书
20页 211K
描述
256K x 16 (4-MBIT) DYNAMIC RAM WITH EDO PAGE MODE

阅读下载

中文翻译

获取价格

IS41C16256-50T 技术参数

是否Rohs认证： 不符合生命周期：Transferred
包装说明：TSOP, TSOP40/44,.46,32Reach Compliance Code：unknown
风险等级：5.8最长访问时间：50 ns
I/O 类型：COMMONJESD-30 代码：R-PDSO-G40
JESD-609代码：e0内存密度：4194304 bit
内存集成电路类型：EDO DRAM内存宽度：16
端子数量：40字数：262144 words
字数代码：256000最高工作温度：70 °C
最低工作温度：组织：256KX16
输出特性：3-STATE封装主体材料：PLASTIC/EPOXY
封装代码：TSOP封装等效代码：TSOP40/44,.46,32
封装形状：RECTANGULAR封装形式：SMALL OUTLINE, THIN PROFILE
电源：5 V认证状态：Not Qualified
刷新周期：512自我刷新：NO
最大待机电流：0.001 A子类别：DRAMs
最大压摆率：0.18 mA标称供电电压 (Vsup)：5 V
表面贴装：YES技术：CMOS
温度等级：COMMERCIAL端子面层：Tin/Lead (Sn/Pb)
端子形式：GULL WING端子节距：0.8 mm
端子位置：DUALBase Number Matches：1

IS41C16256-50T 数据手册

 浏览型号IS41C16256-50T的Datasheet PDF文件第2页浏览型号IS41C16256-50T的Datasheet PDF文件第3页浏览型号IS41C16256-50T的Datasheet PDF文件第4页浏览型号IS41C16256-50T的Datasheet PDF文件第5页浏览型号IS41C16256-50T的Datasheet PDF文件第6页浏览型号IS41C16256-50T的Datasheet PDF文件第7页 
IS41C16256  
IS41LV16256  
256K x 16 (4-MBIT) DYNAMIC RAM  
WITH EDO PAGE MODE  
DESCRIPTION  
FEATURES  
The ICSI IS41C16256 and IS41LV16256 is a 262,144 x 16-  
bit high-performance CMOS Dynamic Random Access Memo-  
ries. The IS41C16256 offer an accelerated cycle access  
called EDO Page Mode. EDO Page Mode allows 512 random  
accesses within a single row with access cycle time as short  
as 10 ns per 16-bit word. The Byte Write control, of upper and  
lower byte, makes the IS41C16256 ideal for use in  
16-, 32-bit wide data bus systems.  
• Extended Data-Out (EDO) Page Mode access cycle  
• TTL compatible inputs and outputs; tristate I/O  
• Refresh Interval: 512 cycles /8 ms  
• Refresh Mode: RAS-Only, CAS-before-RAS (CBR),  
Hidden  
• Single power supply:  
5V ± 10% (IS41C16256)  
3.3V ± 10% (IS41LV16256)  
• Byte Write and Byte Read operation via two CAS  
• Industrial Temperature Range -40oC to 85oC  
These features make the IS41C16256and IS41LV16256 ideally  
suited for high-bandwidth graphics, digital signal processing,  
high-performance computing systems, and peripheral  
applications.  
The IS41C16256 is packaged in a 40-pin 400mil SOJ and  
400mil TSOP-2.  
KEY TIMING PARAMETERS  
Parameter  
-25(5V)  
-35  
35  
10  
18  
12  
60  
-50  
50  
14  
25  
20  
90  
-60  
60  
Unit  
ns  
Max. RAS Access Time (tRAC)  
Max. CAS Access Time (tCAC)  
Max. Column Address Access Time (tAA)  
Min. EDO Page Mode Cycle Time (tPC)  
Min. Read/Write Cycle Time (tRC)  
25  
10  
12  
10  
45  
15  
ns  
30  
ns  
25  
ns  
110  
ns  
PIN CONFIGURATIONS  
40-Pin TSOP-2  
40-Pin SOJ  
PIN DESCRIPTIONS  
VCC  
I/O0  
I/O1  
I/O2  
I/O3  
VCC  
I/O4  
I/O5  
I/O6  
I/O7  
1
2
3
4
5
6
7
8
9
10  
40  
39  
38  
37  
36  
35  
34  
33  
32  
31  
GND  
I/O15  
I/O14  
I/O13  
I/O12  
GND  
I/O11  
I/O10  
I/O9  
VCC  
I/O0  
I/O1  
I/O2  
I/O3  
VCC  
I/O4  
I/O5  
I/O6  
I/O7  
NC  
1
40  
39  
38  
37  
36  
35  
34  
33  
32  
31  
30  
29  
28  
27  
26  
25  
24  
23  
22  
21  
GND  
A0-A8  
I/O0-15  
WE  
Address Inputs  
2
I/O15  
I/O14  
I/O13  
I/O12  
GND  
I/O11  
I/O10  
I/O9  
I/O8  
NC  
Data Inputs/Outputs  
Write Enable  
3
4
5
OE  
Output Enable  
6
7
RAS  
UCAS  
LCAS  
Vcc  
Row Address Strobe  
Upper Column Address Strobe  
Lower Column Address Strobe  
Power  
8
9
I/O8  
10  
11  
12  
13  
14  
15  
16  
17  
18  
19  
20  
NC  
NC  
WE  
RAS  
NC  
A0  
11  
12  
13  
14  
15  
16  
17  
18  
19  
20  
30  
29  
28  
27  
26  
25  
24  
23  
22  
21  
NC  
NC  
LCAS  
UCAS  
OE  
LCAS  
UCAS  
OE  
WE  
RAS  
NC  
GND  
NC  
Ground  
A8  
No Connection  
A8  
A0  
A7  
A7  
A1  
A6  
A1  
A6  
A2  
A5  
A2  
A5  
A3  
A4  
A3  
A4  
VCC  
GND  
VCC  
GND  
ICSI reserves the right to make changes to its products at any time without notice in order to improve design and supply the best possible product. We assume no responsibility for any errors  
which may appear in this publication. © Copyright 2000, Integrated Circuit Solution Inc.  
Integrated Circuit Solution Inc.  
DR001-0E 01/25/2002  
1
1234567...20

中文翻译

下载PDF

与IS41C16256-50T相关器件

型号 品牌 获取价格 描述 数据表
IS41C16256-50TI ISSI

获取价格

 		256K x 16 (4-MBIT) DYNAMIC RAM WITH EDO PAGE MODE
IS41C16256-50TI ICSI

获取价格

 		256K x 16 (4-MBIT) DYNAMIC RAM WITH EDO PAGE MODE
IS41C16256-50TI-TR ISSI

获取价格

 		暂无描述
IS41C16256-60K ICSI

获取价格

 		256K x 16 (4-MBIT) DYNAMIC RAM WITH EDO PAGE MODE
IS41C16256-60K ISSI

获取价格

 		256K x 16 (4-MBIT) DYNAMIC RAM WITH EDO PAGE MODE
IS41C16256-60KI ISSI

获取价格

 		256K x 16 (4-MBIT) DYNAMIC RAM WITH EDO PAGE MODE
IS41C16256-60KI ICSI

获取价格

 		EDO DRAM, 256KX16, 60ns, CMOS, PDSO40,
IS41C16256-60KI-TR ISSI

获取价格

 		DRAM
IS41C16256-60T ISSI

获取价格

 		256K x 16 (4-MBIT) DYNAMIC RAM WITH EDO PAGE MODE
IS41C16256-60T ICSI

获取价格

 		256K x 16 (4-MBIT) DYNAMIC RAM WITH EDO PAGE MODE

与IS41C16256-50T相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证