5秒后页面跳转
捷配首页

Datasheet > 5962F9672501VXC
5962F9672501VXC PDF预览

5962F9672501VXC

更新时间： 2024-02-10 18:46:40
品牌 Logo 应用领域
英特矽尔 - INTERSIL 触发器锁存器逻辑集成电路
页数 文件大小 规格书
3页 48K
描述
Radiation Hardened Octal Three-State Transparent Latch

阅读下载

获取价格

5962F9672501VXC 技术参数

生命周期：Obsolete零件包装代码：DFP
包装说明：DFP,针数：20
Reach Compliance Code：unknownHTS代码：8542.39.00.01
风险等级：5.61Is Samacsys：N
系列：ACTJESD-30 代码：R-CDFP-F20
JESD-609代码：e4逻辑集成电路类型：D LATCH
位数：8功能数量：1
端子数量：20最高工作温度：125 °C
最低工作温度：-55 °C输出特性：3-STATE
输出极性：TRUE封装主体材料：CERAMIC, METAL-SEALED COFIRED
封装代码：DFP封装形状：RECTANGULAR
封装形式：FLATPACK传播延迟（tpd）：18 ns
认证状态：Not Qualified筛选级别：MIL-PRF-38535 Class V
座面最大高度：2.92 mm最大供电电压 (Vsup)：5.5 V
最小供电电压 (Vsup)：4.5 V标称供电电压 (Vsup)：5 V
表面贴装：YES技术：CMOS
温度等级：MILITARY端子面层：GOLD
端子形式：FLAT端子节距：1.27 mm
端子位置：DUAL总剂量：300k Rad(Si) V
触发器类型：POSITIVE EDGE宽度：6.92 mm
Base Number Matches：1

5962F9672501VXC 数据手册

 浏览型号5962F9672501VXC的Datasheet PDF文件第2页浏览型号5962F9672501VXC的Datasheet PDF文件第3页 
ACTS573MS  
Radiation Hardened Octal  
Three-State Transparent Latch  
January 1996  
Features  
Pinouts  
20 LEAD CERAMIC DUAL-IN-LINE  
MIL-STD-1835 DESIGNATOR,  
• Devices QML Qualified in Accordance with MIL-PRF-38535  
• Detailed Electrical and Screening Requirements are Contained in  
SMD# 5962-96725 and Intersil’s QM Plan  
CDIP2-T20, LEAD FINISH C  
TOP VIEW  
• 1.25 Micron Radiation Hardened SOS CMOS  
1
2
3
4
5
6
7
8
9
VCC  
Q0  
OE  
D0  
D1  
D2  
D3  
D4  
D5  
D6  
D7  
20  
19  
• Total Dose . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . >300K RAD (Si)  
• Single Event Upset (SEU) Immunity: <1 x 10-10 Errors/Bit/Day  
(Typ)  
18 Q1  
17 Q2  
16 Q3  
15 Q4  
14 Q5  
13 Q6  
• SEU LET Threshold . . . . . . . . . . . . . . . . . . . . . . . >100 MEV-cm2/mg  
• Dose Rate Upset . . . . . . . . . . . . . . . . >1011 RAD (Si)/s, 20ns Pulse  
• Dose Rate Survivability. . . . . . . . . . . >1012 RAD (Si)/s, 20ns Pulse  
• Latch-Up Free Under Any Conditions  
• Military Temperature Range . . . . . . . . . . . . . . . . . . -55oC to +125oC  
• Significant Power Reduction Compared to ALSTTL Logic  
• DC Operating Voltage Range . . . . . . . . . . . . . . . . . . . . 4.5V to 5.5V  
• Input Logic Levels  
12  
Q7  
GND 10  
11 LE  
- VIL = 0.8V Max  
- VIH = VCC/2 Min  
20 LEAD CERAMIC FLATPACK  
MIL-STD-1835 DESIGNATOR,  
CDFP4-F20, LEAD FINISH C  
TOP VIEW  
• Input Current ≤ 1µA at VOL, VOH  
• Fast Propagation Delay . . . . . . . . . . . . . . . . 18ns (Max), 12ns (Typ)  
Description  
OE  
D0  
1
2
3
4
5
6
7
8
9
10  
20  
19  
18  
17  
16  
15  
14  
13  
12  
11  
VCC  
Q0  
Q1  
Q2  
Q3  
Q4  
Q5  
Q6  
The Intersil ACTS573MS is a Radiation Hardened Octal Transparent  
Latch with an active low output enable. The outputs are transparent to  
the inputs when the latch enable (LE) is High. When the latch goes low  
the data is latched. The output enable controls the three-state outputs.  
When the output enable pins (OE) are high the output is in a high  
impedance state. The latch operation is independent of the state of  
output enable.  
D1  
D2  
D3  
D4  
D5  
D6  
The ACTS573MS utilizes advanced CMOS/SOS technology to achieve  
high-speed operation. This device is a member of a radiation hardened,  
high-speed, CMOS/SOS Logic family.  
D7  
Q7  
LE  
GND  
The ACTS573MS is supplied in a 20 lead Ceramic Flatpack (K suffix) or  
a Ceramic Dual-In-Line package (D suffix).  
Ordering Information  
PART NUMBER  
5962F9672501VRC  
5962F9672501VXC  
ACTS573D/Sample  
ACTS573K/Sample  
ACTS573HMSR  
TEMPERATURE RANGE  
SCREENING LEVEL  
PACKAGE  
o
o
-55 C to +125 C  
MIL-PRF-38535 Class V  
20 Lead SBDIP  
o
o
-55 C to +125 C  
MIL-PRF-38535 Class V  
20 Lead Ceramic Flatpack  
20 Lead SBDIP  
o
25 C  
Sample  
Sample  
Die  
o
25 C  
20 Lead Ceramic Flatpack  
Die  
o
25 C  
CAUTION: These devices are sensitive to electrostatic discharge; follow proper IC Handling Procedures.  
Spec Number 518892  
File Number 4092  
1-888-INTERSIL or 321-724-7143 | Copyright © Intersil Corporation 1999  
1
123

下载PDF

与5962F9672501VXC相关器件

型号 品牌 描述 获取价格 数据表
5962F9672501VXX WEDC IC ACT SERIES, POSITIVE EDGE TRIGGERED D LATCH, TRUE OUTPUT, CDFP20, CERAMIC, DFP-20, FF/L

获取价格
5962F9672502V9A WEDC IC ACT SERIES, POSITIVE EDGE TRIGGERED D LATCH, TRUE OUTPUT, UUC20, DIE-20, FF/Latch

获取价格
5962F9672502V9X WEDC D Latch, ACT Series, 1-Func, Positive Edge Triggered, 8-Bit, True Output, CMOS, DIE-20

获取价格
5962F9672502VRC ETC 8-Bit D-Type Latch

获取价格
5962F9672502VRX WEDC D Latch, ACT Series, 1-Func, Positive Edge Triggered, 8-Bit, True Output, CMOS, CDIP20, CE

获取价格
5962F9672502VXC ETC 8-Bit D-Type Latch

获取价格

与5962F9672501VXC相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证