Datasheet > IDT72V265L25GB

IDT72V265L25GB

更新时间： 2024-02-25 19:33:16

阅读下载

中文翻译

获取价格

如果您发现信息不准确，欢迎纠错

IDT72V265L25GB 技术参数

是否Rohs认证：	不符合	生命周期：	Obsolete
零件包装代码：	PGA	包装说明：	CAVITY-UP, PGA-68
针数：	68	Reach Compliance Code：	not_compliant
ECCN代码：	EAR99	HTS代码：	8542.32.00.71
风险等级：	5.8	最长访问时间：	15 ns
其他特性：	RETRANSMIT; AUTOMATIC POWER-DOWN	最大时钟频率 (fCLK)：	40 MHz
周期时间：	25 ns	JESD-30 代码：	S-CPGA-P68
JESD-609代码：	e0	长度：	29.464 mm
内存密度：	294912 bit	内存集成电路类型：	OTHER FIFO
内存宽度：	18	功能数量：	1
端子数量：	68	字数：	16384 words
字数代码：	16000	工作模式：	SYNCHRONOUS
最高工作温度：	125 °C	最低工作温度：	-55 °C
组织：	16KX18	输出特性：	3-STATE
可输出：	YES	封装主体材料：	CERAMIC, METAL-SEALED COFIRED
封装代码：	PGA	封装等效代码：	PGA68,11X11
封装形状：	SQUARE	封装形式：	GRID ARRAY
并行/串行：	PARALLEL	电源：	3.3 V
认证状态：	Not Qualified	筛选级别：	38535Q/M;38534H;883B
座面最大高度：	5.207 mm	最大待机电流：	0.01 A
子类别：	FIFOs	最大供电电压 (Vsup)：	3.6 V
最小供电电压 (Vsup)：	3 V	标称供电电压 (Vsup)：	3.3 V
表面贴装：	NO	技术：	CMOS
温度等级：	MILITARY	端子面层：	Tin/Lead (Sn/Pb)
端子形式：	PIN/PEG	端子节距：	2.54 mm
端子位置：	PERPENDICULAR	宽度：	29.464 mm
Base Number Matches：	1

12 3 4 5 6 7...30

中文翻译

下载PDF

型号	品牌	获取价格	描述	数据表
IDT72V265LA	IDT	获取价格	3.3 VOLT CMOS SuperSync FIFO 8,192 x 18 16,384 x 18
IDT72V265LA10PF	IDT	获取价格	3.3 VOLT CMOS SuperSync FIFO 8,192 x 18 16,384 x 18
IDT72V265LA10PF9	IDT	获取价格	FIFO, 16KX18, 6.5ns, Synchronous, CMOS, PQFP64, TQFP-64
IDT72V265LA10PFG8	IDT	获取价格	FIFO, 16KX18, 6.5ns, Synchronous, CMOS, PQFP64, GREEN, PLASTIC, TQFP-64
IDT72V265LA10PFI	IDT	获取价格	3.3 VOLT CMOS SuperSync FIFO 8,192 x 18 16,384 x 18
IDT72V265LA10TF	IDT	获取价格	3.3 VOLT CMOS SuperSync FIFO 8,192 x 18 16,384 x 18
IDT72V265LA10TF9	IDT	获取价格	FIFO, 16KX18, 6.5ns, Synchronous, CMOS, PQFP64, STQFP-64
IDT72V265LA10TFG	IDT	获取价格	暂无描述
IDT72V265LA10TFI	IDT	获取价格	3.3 VOLT CMOS SuperSync FIFO 8,192 x 18 16,384 x 18
IDT72V265LA15PF	IDT	获取价格	3.3 VOLT CMOS SuperSync FIFO 8,192 x 18 16,384 x 18