IDT72V201L15J

更新时间： 2024-11-18 23:01:15

品牌	Logo	应用领域
艾迪悌 - IDT		先进先出芯片
页数	文件大小	规格书
14页	117K
描述
3.3 VOLT CMOS SyncFIFO⑩ 256 x 9, 512 x 9, 1,024 x 9, 2,048 x 9, 4,096 x 9 and 8,192 x 9

阅读下载

中文翻译

获取价格

技术参数
数据手册
替代型号

如果您发现信息不准确，欢迎纠错

IDT72V201L15J 技术参数

是否无铅：	含铅	是否Rohs认证：	不符合
生命周期：	Obsolete	零件包装代码：	QFJ
包装说明：	PLASTIC, LCC-32	针数：	32
Reach Compliance Code：	not_compliant	ECCN代码：	EAR99
HTS代码：	8542.32.00.71	风险等级：	5.2
最长访问时间：	10 ns	最大时钟频率 (fCLK)：	66.7 MHz
周期时间：	15 ns	JESD-30 代码：	R-PQCC-J32
JESD-609代码：	e0	长度：	13.9954 mm
内存密度：	2304 bit	内存集成电路类型：	OTHER FIFO
内存宽度：	9	湿度敏感等级：	1
功能数量：	1	端子数量：	32
字数：	256 words	字数代码：	256
工作模式：	SYNCHRONOUS	最高工作温度：	70 °C
最低工作温度：		组织：	256X9
可输出：	YES	封装主体材料：	PLASTIC/EPOXY
封装代码：	QCCJ	封装等效代码：	LDCC32,.5X.6
封装形状：	RECTANGULAR	封装形式：	CHIP CARRIER
并行/串行：	PARALLEL	峰值回流温度（摄氏度）：	225
电源：	3.3 V	认证状态：	Not Qualified
座面最大高度：	3.55 mm	最大待机电流：	0.005 A
子类别：	FIFOs	最大压摆率：	0.02 mA
最大供电电压 (Vsup)：	3.6 V	最小供电电压 (Vsup)：	3 V
标称供电电压 (Vsup)：	3.3 V	表面贴装：	YES
技术：	CMOS	温度等级：	COMMERCIAL
端子面层：	Tin/Lead (Sn85Pb15)	端子形式：	J BEND
端子节距：	1.27 mm	端子位置：	QUAD
处于峰值回流温度下的最长时间：	20	宽度：	11.4554 mm
Base Number Matches：	1

IDT72V201L15J 数据手册

3.3 VOLT CMOS SyncFIFO™

256 x 9, 512 x 9,

1,024 x 9, 2,048 x 9,

IDT72V201, IDT72V211

IDT72V221, IDT72V231

IDT72V241, IDT72V251

4,096 x 9 and 8,192 x 9

FEATURES:

clockedreadandwritecontrols.Thearchitecture,functionaloperationandpin

assignments are identical to those of the IDT72201/72211/72221/72231/

72241/72251,butoperateatapowersupplyvoltage(Vcc)between3.0Vand

3.6V. These devices have a 256, 512, 1,024, 2,048, 4,096 and 8,192 x 9-bit

memoryarray,respectively.TheseFIFOsareapplicableforawidevarietyof

databufferingneedssuchasgraphics,localareanetworksandinterprocessor

communication.

These FIFOs have 9-bit input and output ports. The input port is

controlled by a free-running clock (WCLK), and two Write Enable pins

(WEN1,WEN2). DataiswrittenintotheSynchronousFIFOoneveryrising

clock edge when the Write Enable pins are asserted. The output port is

controlledbyanotherclockpin(RCLK)andtwoReadEnable pins (REN1,

• 256 x 9-bit organization IDT72V201

• 512 x 9-bit organization IDT72V211

• 1,024 x 9-bit organization IDT72V221

• 2,048 x 9-bit organization IDT72V231

• 4,096 x 9-bit organization IDT72V241

• 8,192 x 9-bit organization IDT72V251

• 10 ns read/write cycle time

• 5V input tolerant

• Read and Write clocks can be independent

• Dual-Ported zero fall-through time architecture

• Empty and Full Flags signal FIFO status

• Programmable Almost-Empty and Almost-Full flags can be set to REN2). The Read Clock can be tied to the Write Clock for single clock

any depth

operationorthe twoclocks canrunasynchronous ofone anotherfordual-

clockoperation. AnOutputEnable pin(OE)is providedonthe readport

forthree-state controlofthe output.

• Programmable Almost-Empty and Almost-Full flags default to

Empty+7, and Full-7, respectively

• Output Enable puts output data bus in high-impedance state

• Advanced submicron CMOS technology

• Available in 32-pin plastic leaded chip carrier (PLCC) and 32-pin

plastic Thin Quad FlatPack (TQFP)

The Synchronous FIFOs have twofixedflags, Empty(EF)andFull(FF).

Two programmable flags, Almost-Empty (PAE) and Almost-Full (PAF), are

provided for improved system control. The programmable flags default to

Empty+7andFull-7forPAEandPAF,respectively.Theprogrammableflag

offsetloadingiscontrolledbyasimplestatemachineandisinitiatedbyasserting

the Load pin (LD).

• Industrial temperature range (–40°C to +85°C) is available

These FIFOs are fabricated using IDT's high-speed submicron CMOS

technology.

DESCRIPTION:

TheIDT72V201/72V211/72V221/72V231/72V241/72V251SyncFIFOs™

are very high-speed, low-power First-In, First-Out (FIFO) memories with

FUNCTIONAL BLOCK DIAGRAM

D0 - D8

WCLK

WEN1

WEN2

INPUT REGISTER

OFFSET REGISTER

FLAG

LOGIC

PAE

PAF

WRITE CONTROL

LOGIC

RAM ARRAY

256 x 9, 512 x 9,

1,024 x 9, 2,048 x 9,

4,096 x 9, 8,192 x 9

READ POINTER

WRITE POINTER

READ CONTROL

LOGIC

OUTPUT REGISTER

RESET LOGIC

RCLK

REN1

REN2

4092 drw 01

Q0 - Q8

IDT and the IDT logo are registered trademarks of Integrated Device Technology, Inc. SyncFIFO is a trademark of Integrated Device Technology, Inc.

COMMERCIAL AND INDUSTRIAL TEMPERATURE RANGES

FEBRUARY 2002

DSC-4092/2

12 3 4 5 6 7...14

中文翻译

下载PDF

IDT72V201L15J 替代型号

型号	品牌	替代类型	描述	数据表
72201L15J	IDT	功能相似	PLCC-32, Tube
72201L15JI	IDT	功能相似	PLCC-32, Tube

与IDT72V201L15J相关器件

型号	品牌	获取价格	描述	数据表
IDT72V201L15JG	IDT	获取价格	暂无描述
IDT72V201L15JGI	IDT	获取价格	FIFO, 256X9, 10ns, Synchronous, CMOS, PQCC32, GREEN, PLASTIC, LCC-32
IDT72V201L15JGI8	IDT	获取价格	FIFO, 256X9, 10ns, Synchronous, CMOS, PQCC32, PLASTIC, LCC-32
IDT72V201L15JI	IDT	获取价格	3.3 VOLT CMOS SyncFIFO⑩ 256 x 9, 512 x 9, 1,0
IDT72V201L15PF	IDT	获取价格	3.3 VOLT CMOS SyncFIFO⑩ 256 x 9, 512 x 9, 1,0
IDT72V201L15PF8	IDT	获取价格	FIFO, 256X9, 10ns, Synchronous, CMOS, PQFP32, PLASTIC, TQFP-32
IDT72V201L15PFG	IDT	获取价格	FIFO, 256X9, 10ns, Synchronous, CMOS, PQFP32, GREEN, PLASTIC, TQFP-32
IDT72V201L15PFI	IDT	获取价格	3.3 VOLT CMOS SyncFIFO⑩ 256 x 9, 512 x 9, 1,0
IDT72V201L20	IDT	获取价格	3.3 VOLT CMOS SyncFIFO⑩ 256 x 9, 512 x 9, 1,0
IDT72V201L20J	IDT	获取价格	3.3 VOLT CMOS SyncFIFO⑩ 256 x 9, 512 x 9, 1,0

与IDT72V201L15J相关文章

解析光耦仿真器：升级光耦合器技术的必要性
2024-11-18

23
英伟达新一代Blackwell GPU过热问题致交付延迟
2024-11-18

15
国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
2024-11-14

45
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
2024-11-14

45

产品中心

服务支持

精选活动

关于我们

帮助中心

IDT72V201L15J

IDT72V201L15J 技术参数

IDT72V201L15J 数据手册

IDT72V201L15J 替代型号

与IDT72V201L15J相关器件

与IDT72V201L15J相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

IDT72V201L15J

IDT72V201L15J 技术参数

IDT72V201L15J 数据手册

IDT72V201L15J 替代型号

与IDT72V201L15J相关器件

与IDT72V201L15J相关文章

您还可以找

您在本页遇到什么问题？