Datasheet > 存储 > SRAM> IDT71V547S90PF

IDT71V547S90PF

更新时间： 2024-09-17 22:15:31

品牌	Logo	应用领域
艾迪悌 - IDT		计数器存储内存集成电路静态存储器时钟
页数	文件大小	规格书
19页	164K
描述
128K X 36, 3.3V Synchronous SRAM with ZBT Feature, Burst Counter and Flow-Through Outputs

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

IDT71V547S90PF 技术参数

是否Rohs认证：	不符合	生命周期：	Obsolete
零件包装代码：	QFP	包装说明：	14 X 20 MM, PLASTIC, TQFP-100
针数：	100	Reach Compliance Code：	not_compliant
ECCN代码：	3A991.B.2.A	HTS代码：	8542.32.00.41
风险等级：	5.75	Is Samacsys：	N
最长访问时间：	9 ns	其他特性：	FLOW-THROUGH ARCHITECTURE
最大时钟频率 (fCLK)：	83 MHz	I/O 类型：	COMMON
JESD-30 代码：	R-PQFP-G100	JESD-609代码：	e0
长度：	20 mm	内存密度：	4718592 bit
内存集成电路类型：	ZBT SRAM	内存宽度：	36
湿度敏感等级：	3	功能数量：	1
端子数量：	100	字数：	131072 words
字数代码：	128000	工作模式：	SYNCHRONOUS
最高工作温度：	70 °C	最低工作温度：
组织：	128KX36	输出特性：	3-STATE
封装主体材料：	PLASTIC/EPOXY	封装代码：	LQFP
封装等效代码：	QFP100,.63X.87	封装形状：	RECTANGULAR
封装形式：	FLATPACK, LOW PROFILE	并行/串行：	PARALLEL
峰值回流温度（摄氏度）：	240	电源：	3.3 V
认证状态：	Not Qualified	座面最大高度：	1.6 mm
最大待机电流：	0.04 A	最小待机电流：	3.14 V
子类别：	SRAMs	最大压摆率：	0.225 mA
最大供电电压 (Vsup)：	3.465 V	最小供电电压 (Vsup)：	3.135 V
标称供电电压 (Vsup)：	3.3 V	表面贴装：	YES
技术：	CMOS	温度等级：	COMMERCIAL
端子面层：	Tin/Lead (Sn85Pb15)	端子形式：	GULL WING
端子节距：	0.65 mm	端子位置：	QUAD
处于峰值回流温度下的最长时间：	20	宽度：	14 mm
Base Number Matches：	1

IDT71V547S90PF 数据手册

128K X 36, 3.3V Synchronous

IDT71V547

SRAM with ZBT™ Feature, Burst

Counter and Flow-Through Outputs

Features

◆

128K x 36 memory configuration, flow-through outputs

TheIDT71V547containsaddress,data-inandcontrolsignalregisters.

Theoutputsareflow-through(nooutputdataregister).Outputenableis

theonlyasynchronoussignalandcanbeusedtodisabletheoutputsat

anygiventime.

◆

Supports high performance system speed - 95 MHz

(8ns Clock-to-Data Access)

ZBT^TMFeature - No dead cycles between write and read

◆

cycles

A Clock Enable (CEN) pin allows operation of the IDT71V547 to

be suspended as long as necessary. All synchronous inputs are

ignored when CENis high and the internal device registers will hold

their previous values.

Therearethreechipenablepins(CE1,CE2,CE2)thatallowtheuser

todeselectthedevicewhendesired. Ifanyoneofthesethreeisnotactive

whenADV/LDislow,nonewmemoryoperationcanbeinitiatedandany

burstinprogressisstopped.However,anypendingdatatransfers(reads

orwrites)willbecompleted.Thedatabuswilltri-stateonecycleafterthe

chipwasdeselectedorwriteinitiated.

◆

Internally synchronized signal eliminates the need to

control OE

Single R/W (READ/WRITE) control pin

4-word burst capability (Interleaved or linear)

Individual byte write (BW1 - BW4) control (May tie active)

Three chip enables for simple depth expansion

Single 3.3V power supply (±5%)

Packaged in a JEDEC standard 100-pin TQFP package

◆

TheIDT71V547hasanon-chipburstcounter. Intheburstmode,the

IDT71V547canprovidefourcyclesofdataforasingleaddresspresented

totheSRAM.TheorderoftheburstsequenceisdefinedbytheLBOinput

pin. TheLBOpinselectsbetweenlinearandinterleavedburstsequence.

The ADV/LDsignalis usedtoloada newexternaladdress (ADV/LD=

LOW)orincrementtheinternalburstcounter(ADV/LD=HIGH).

TheIDT71V547SRAMutilizesIDT'shigh-performance,high-volume

3.3V CMOS process, and is packaged in a JEDEC Standard 14mm x

20mm100-pinthinplasticquadflatpack(TQFP)forhighboarddensity.

Description

The IDT71V547 is a 3.3V high-speed 4,718,592-bit (4.5 Megabit)

synchronousSRAMorganizedas128Kx36bits. Itisdesignedtoeliminate

deadbuscycleswhenturningthebusaroundbetweenreadsandwrites,

orwritesandreads.ThusithasbeengiventhenameZBT^TM,orZeroBus

Turn-around.

AddressandcontrolsignalsareappliedtotheSRAMduringoneclock

cycle,andonthenextclockcycle,itsassociateddatacycleoccurs,beit

read or write.

PinDescriptionSummary

A - A

Address Inputs

Input

I/O

Synchronous

Asynchronous

Synchronous

N/A

Three Chip Enables

Output Enable

CE , CE , CE

R/W

Read/Write Signal

Clock Enable

CEN

Individual Byte Write Selects

Clock

BW , BW , BW , BW

CLK

ADV/LD

Advance Burst Address / Load New Address

Linear / Interleaved Burst Order

Data Input/Output

3.3V Power

Synchronous

Static

LBO

I/O - I/O , I/O -

Synchronous

Static

I/O

Supply

Ground

Static

3822 tbl 01

ZBT and Zero Bus Turnaround are trademarks of Integrated Device Technology, Inc. and the architecture is supported by Micron Technology and Motorola Inc.

DECEMBER 1999

DSC-3822/03

12 3 4 5 6 7...19

中文翻译

下载PDF

与IDT71V547S90PF相关器件

型号	品牌	获取价格	描述	数据表
IDT71V547S90PF8	IDT	获取价格	ZBT SRAM, 128KX36, 9ns, CMOS, PQFP100, 14 X 20 MM, PLASTIC, TQFP-100
IDT71V547S90PFG	IDT	获取价格	ZBT SRAM, 128KX36, 9ns, CMOS, PQFP100, 14 X 20 MM, PLASTIC, TQFP-100
IDT71V547S90PFGI	IDT	获取价格	ZBT SRAM, 128KX36, 9ns, CMOS, PQFP100, 14 X 20 MM, PLASTIC, TQFP-100
IDT71V547S90PFI	IDT	获取价格	128K X 36, 3.3V Synchronous SRAM with ZBT Feature, Burst Counter and Flow-Through Outputs
IDT71V547S90PFI8	IDT	获取价格	ZBT SRAM, 128KX36, 9ns, CMOS, PQFP100, 14 X 20 MM, PLASTIC, TQFP-100
IDT71V547XS	IDT	获取价格	Synchronous SRAM
IDT71V547XS100PFI	IDT	获取价格	ZBT SRAM, 128KX36, CMOS, PQFP100, 14 X 20 MM, PLASTIC, TQFP-100
IDT71V547XS80PF	IDT	获取价格	ZBT SRAM, 128KX36, CMOS, PQFP100, 14 X 20 MM, PLASTIC, TQFP-100
IDT71V547XS80PFI	IDT	获取价格	ZBT SRAM, 128KX36, CMOS, PQFP100, 14 X 20 MM, PLASTIC, TQFP-100
IDT71V547XS85PF	IDT	获取价格	ZBT SRAM, 128KX36, CMOS, PQFP100, 14 X 20 MM, PLASTIC, TQFP-100

与IDT71V547S90PF相关文章

摩尔斯微电子在美国约书亚树国家公园测试 Wi-Fi HaLow
2024-09-18

20
贸泽上架Tallysman TW5386智能GNSS天线
2024-09-18

18
SL74HC10N：高性能三输入与非门解析
2024-09-03

95
AIC1781A 电池充电控制器深度解析
2024-09-03

86

产品中心

服务支持

精选活动

关于我们

帮助中心

IDT71V547S90PF

IDT71V547S90PF 技术参数

IDT71V547S90PF 数据手册

与IDT71V547S90PF相关器件

与IDT71V547S90PF相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

IDT71V547S90PF

IDT71V547S90PF 技术参数

IDT71V547S90PF 数据手册

与IDT71V547S90PF相关器件

与IDT71V547S90PF相关文章

您还可以找

您在本页遇到什么问题？