IDT2309-1DCG

更新时间： 2024-10-03 12:02:43

品牌	Logo	应用领域
艾迪悌 - IDT		时钟
页数	文件大小	规格书
10页	125K
描述
3.3V ZERO DELAY CLOCK BUFFER Phase-Lock Loop Clock Distribution

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

IDT2309-1DCG 技术参数

是否无铅：	不含铅	是否Rohs认证：	符合
生命周期：	Transferred	零件包装代码：	SOIC
包装说明：	SOIC-16	针数：	16
Reach Compliance Code：	compliant	ECCN代码：	EAR99
HTS代码：	8542.39.00.01	风险等级：	5.79
系列：	2309	输入调节：	STANDARD
JESD-30 代码：	R-PDSO-G16	JESD-609代码：	e3
长度：	9.9314 mm	逻辑集成电路类型：	PLL BASED CLOCK DRIVER
湿度敏感等级：	3	功能数量：	1
反相输出次数：		端子数量：	16
实输出次数：	8	最高工作温度：	70 °C
最低工作温度：		输出特性：	3-STATE
封装主体材料：	PLASTIC/EPOXY	封装代码：	SOP
封装形状：	RECTANGULAR	封装形式：	SMALL OUTLINE
峰值回流温度（摄氏度）：	260	认证状态：	Not Qualified
Same Edge Skew-Max（tskwd）：	0.25 ns	座面最大高度：	1.7272 mm
最大供电电压 (Vsup)：	3.6 V	最小供电电压 (Vsup)：	3 V
标称供电电压 (Vsup)：	3.3 V	表面贴装：	YES
温度等级：	COMMERCIAL	端子面层：	Matte Tin (Sn)
端子形式：	GULL WING	端子节距：	1.27 mm
端子位置：	DUAL	处于峰值回流温度下的最长时间：	30
宽度：	3.937 mm	最小 fmax：	133 MHz

IDT2309-1DCG 数据手册

IDT2309

3.3VZERODELAYCLOCKBUFFER

COMMERCIALANDINDUSTRIALTEMPERATURERANGES

IDT2309

3.3V ZERO DELAY

CLOCK BUFFER

FEATURES:

DESCRIPTION:

• Phase-Lock Loop Clock Distribution

• 10MHz to 133MHz operating frequency

• Distributes one clock input to one bank of five and one bankd

of four outputs

The IDT2309 is a high-speed phase-lock loop (PLL) clock buffer,

designedtoaddresshigh-speedclockdistributionapplications. Thezero

delay is achieved by aligning the phase between the incoming clock and

the output clock, operable within the range of 10 to 133MHz.

• Separate output enable for each output bank

• Output Skew < 250ps

• Low jitter <200 ps cycle-to-cycle

• IDT2309-1 for Standard Drive

• IDT2309-1H for High Drive

TheIDT2309isa16-pinversionoftheIDT2305. TheIDT2309accepts

one reference input, and drives two banks of four low skew clocks. The

-1H version of this device operates at up to 133MHz frequency and has

higher drive than the -1 device. All parts have on-chip PLLs which lock

to an input clock on the REF pin. The PLL feedback is on-chip and is

obtained from the CLKOUT pad. In the absence of an input clock, the

IDT2309 enters power down, and the outputs are tri-stated. In this mode,

• No external RC network required

• Operates at 3.3V VDD

• Available in SOIC and TSSOP packages

the device will draw less than 25µA.

The IDT2309 is characterized for both Industrial and Commercial

operation.

FUNCTIONALBLOCKDIAGRAM

CLKOUT

CLKA1

PLL

REF

CLKA2

CLKA3

CLKA4

Control

Logic

CLKB1

CLKB2

CLKB3

CLKB4

TheIDTlogoisaregisteredtrademarkofIntegratedDeviceTechnology,Inc.

COMMERCIAL AND INDUSTRIAL TEMPERATURE RANGES

AUGUST 2012

2012 Integrated Device Technology, Inc.

DSC 5175/7

12 3 4 5 6 7...10

中文翻译

下载PDF

与IDT2309-1DCG相关器件

型号	品牌	获取价格	描述	数据表
IDT2309-1DCGI	IDT	获取价格	3.3V ZERO DELAY CLOCK BUFFER Phase-Lock Loop Clock Distribution
IDT2309-1DCI	IDT	获取价格	3.3V ZERO DELAY CLOCK BUFFER
IDT2309-1DCI8	IDT	获取价格	PLL Based Clock Driver, 2309 Series, 8 True Output(s), 0 Inverted Output(s), PDSO16, SOIC-
IDT2309-1HDC	IDT	获取价格	3.3V ZERO DELAY CLOCK BUFFER
IDT2309-1HDCG	IDT	获取价格	3.3V ZERO DELAY CLOCK BUFFER
IDT2309-1HDCGI	IDT	获取价格	3.3V ZERO DELAY CLOCK BUFFER
IDT2309-1HDCGI8	IDT	获取价格	PLL Based Clock Driver, 8 True Output(s), 0 Inverted Output(s), PDSO16, SOIC-16
IDT2309-1HDCI	IDT	获取价格	3.3V ZERO DELAY CLOCK BUFFER
IDT2309-1HP	IDT	获取价格	PLL Based Clock Driver, 2309 Series, 8 True Output(s), 0 Inverted Output(s), PDSO16, TSSOP
IDT2309-1HPG	IDT	获取价格	3.3V ZERO DELAY CLOCK BUFFER

与IDT2309-1DCG相关文章

塔塔电子与力积电达成技术转让协议，携手建设印度首座晶圆厂
2024-09-29

39
英特尔震撼发布：128核心256线程的至强6性能核处理器
2024-09-29

33
SK海力士量产12层HBM3E，容量高达36GB
2024-09-27

30
意法半导体传感器驱动Sphere，开启沉浸式电影新时代
2024-09-27

42

产品中心

服务支持

精选活动

关于我们

帮助中心

IDT2309-1DCG

IDT2309-1DCG 技术参数

IDT2309-1DCG 数据手册

与IDT2309-1DCG相关器件

与IDT2309-1DCG相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

IDT2309-1DCG

IDT2309-1DCG 技术参数

IDT2309-1DCG 数据手册

与IDT2309-1DCG相关器件

与IDT2309-1DCG相关文章

您还可以找

您在本页遇到什么问题？