Datasheet > 电信电路 > 其他电信集成电路> 82V3001APVG8

82V3001APVG8

更新时间： 2024-02-13 13:29:17

品牌	Logo	应用领域
艾迪悌 - IDT		电信集成电路电信电路光电二极管输入元件
页数	文件大小	规格书
28页	427K
描述
WAN PLL WITH SINGLE REFERENCE INPUT

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

82V3001APVG8 技术参数

是否无铅：	不含铅	是否Rohs认证：	符合
生命周期：	Active	零件包装代码：	SSOP
包装说明：	SSOP-56	针数：	56
Reach Compliance Code：	compliant	ECCN代码：	EAR99
HTS代码：	8542.39.00.01	风险等级：	5.64
JESD-30 代码：	R-PDSO-G56	JESD-609代码：	e3
长度：	18.415 mm	湿度敏感等级：	1
功能数量：	1	端子数量：	56
最高工作温度：	85 °C	最低工作温度：	-40 °C
封装主体材料：	PLASTIC/EPOXY	封装代码：	SSOP
封装形状：	RECTANGULAR	封装形式：	SMALL OUTLINE, SHRINK PITCH
峰值回流温度（摄氏度）：	260	认证状态：	Not Qualified
座面最大高度：	2.794 mm	标称供电电压：	3.3 V
表面贴装：	YES	电信集成电路类型：	TELECOM CIRCUIT
温度等级：	INDUSTRIAL	端子面层：	Matte Tin (Sn) - annealed
端子形式：	GULL WING	端子节距：	0.635 mm
端子位置：	DUAL	处于峰值回流温度下的最长时间：	30
宽度：	7.5 mm	Base Number Matches：	1

82V3001APVG8 数据手册

WAN PLL WITH SINGLE

REFERENCE INPUT

IDT82V3001A

FEATURES

•

Attenuates wander from 2.1 Hz

Fast Lock mode

Provides Time Interval Error (TIE) correction

MTIE of 600 ns

JTAG boundary scan

Holdover status indication

Freerun status indication

Normal status indication

Lock status indication

3.3 V operation with 5 V tolerant I/O

Package available: 56-pin SSOP (Green option available)

•

Supports AT&T TR62411 and Telcordia GR-1244-CORE Stra-

tum 4 Enhanced and Stratum 4 timing for DS1 interfaces

Supports ETSI ETS 300 011, TBR 4, TBR 12 and TBR 13 tim-

ing for E1 interface

Selectable input reference signal: 8 kHz, 1.544 MHz or 2.048

MHz

Provides eight types of clock signals: C1.5o, C3o, C2o, C4o,

C6o, C8o, C16o and C32o

Provides six types of 8 kHz framing pulses: F0o, F8o, F16o,

F32o, RSP and TSP

•

Holdover frequency accuracy of 0.025 ppm

Phase slope of 5 ns/125 µs

DESCRIPTION

The IDT82V3001A is a WAN PLL with single reference input. It

contains a Digital Phase-Locked Loop (DPLL), which generates ST-BUS

clocks and framing signals that are phase locked to a 2.048 MHz, 1.544

MHz or 8 kHz input reference.

meets the jitter/wander tolerance, jitter/wander transfer, intrinsic jitter/

wander, frequency accuracy, capture range, phase change slope,

holdover frequency accuracy and MTIE (Maximum Time Interval Error)

requirements for these specifications.

The IDT82V3001A provides eight types of clock signals (C1.5o, C3o,

C6o, C2o, C4o, C8o, C16o, C32o) and six types of framing signals (F0o,

F8o, F16o, F32o, RSP, TSP) for the multitrunk T1 and E1 primary rate

transmission links.

The IDT82V3001A is compliant with AT&T TR62411, Telcordia GR-

1244-CORE Stratum 4 Enhanced and Stratum 4, ETSI ETS 300 011. It

The IDT82V3001A can be used in synchronization and timing control

for T1 and E1 systems, or used as ST-BUS clock and frame pulse

sources. It can also be used in access switch, access routers, ATM edge

switches, wireless base station controllers, or IADs (Integrated Access

Devices), PBXs and line cards.

IDT and the IDT logo are trademarks of Integrated Device Technology, Inc.

October 15, 2008

DSC-6242/4

2006 Integrated Device Technology, Inc.

12 3 4 5 6 7...28

下载PDF

与82V3001APVG8相关器件

型号	品牌	描述	获取价格	数据表
82V3001PV	IDT	Clock Generator, PDSO56	获取价格
82V3002APV	IDT	WAN PLL WITH DUAL REFERENCE INPUTS	获取价格
82V3002APVG	IDT	WAN PLL WITH DUAL REFERENCE INPUTS	获取价格
82V3002PV	IDT	Clock Generator, PDSO56	获取价格
82V3155PV8	IDT	Low Skew Clock Driver	获取价格
82V32021NL	IDT	PLL Based Clock Driver, 5V Series, 1 True Output(s), 0 Inverted Output(s), PLASTIC, VFQFPN	获取价格

产品中心

服务支持

精选活动

关于我们

帮助中心

82V3001APVG8

82V3001APVG8 技术参数

82V3001APVG8 数据手册

与82V3001APVG8相关器件

与82V3001APVG8相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

82V3001APVG8

82V3001APVG8 技术参数

82V3001APVG8 数据手册

与82V3001APVG8相关器件

与82V3001APVG8相关文章

您还可以找

您在本页遇到什么问题？